具有较大零相关窗补序列集的构造

为了降低甚至消除近似同步码分多址(Approximately-synchronized code-division multiple-access,AS-CDMA)系统的多径干扰和多址干扰(Multiple access interference,MAI),满足系统不断增大的用户容量需要,提出了零相关窗补序列集和零相关窗补序列集的构造方法。零相关窗补序列集比传统补序列集具有更多的序列数目,应用到通信系统中可以支持更多的通信用户。本文基于完美序列和行正交矩阵,构造了两类具有较大零相关窗补序列集:第一类是运用完美序列的自相关性质和行正交矩阵的正交性构造了一类最优的零相关窗补序列集;第二类以同样的方式,构造了一类几乎最优的零相关窗补序列集。     

基于数字控制器的石英挠性加速度计再平衡回路设计

目前广泛使用的石英挠性加速度计模拟伺服电路的输出需要经过模数转换电路才能与数字计算机系统连接,转换电路的非线性误差、温度漂移等非理想因素会造成一定的精度损失.针对转换过程引起的精度损失,研制了一种基于单载波电容调制解调的脉冲输出型数字伺服电路.首先,提出了采用单载波开关电容充放电调制、滑动平均滤波解调的电容检测方案.然...     

基于改进等周期法的振梁加速度计测频方法

振梁加速度计的输出量频率需要被连续、准确地测量,而现有应用于小型化电路板上的测频方法相比于频率计存在较大的原理性误差,针对运用等周期法的测频方法精度不高的问题,提出了一种改进等周期法来测量加速度计输出的频率值。本实验采用Altera max10型的FPGA芯片来实现测频和数据处理及运算,实验中使用测频电路和标准频率计53220A分别测量标准信号源、振梁加速度计的频率输出。实验结果显示,对比改进前后的算法,输入信号为标准信号源时,测频电路的输出精度有效提升,数值由原来的3.513μg变为1.078μg;输入信号为振梁加速度计的输出时,经过指数平滑滤波之后的输出精度由原来的22μg变为9.2464μg。对比频率计对振梁加速度计输出的测频结果,分析了影响加速度计测频精度的主要影响因素。经过测量后的结果表明,所提的基于改进算法的测频电路相比于等周期法可以有效地提升精度,并且拥有小型化、精度高的特点,在未来具有很好的应用价值。