14 nm pFinFET器件抗单粒子辐射的加固方法

为探究先进互补金属氧化物半导体（CMOS）工艺在空间应用中的可靠性问题，研究14 nm工艺下P型沟道鳍式场效应晶体管(pFinFET)器件中的抗单粒子瞬态(SET)加固策略。通过在器件中插入平行于鳍方向的重掺杂N型沟槽(Ntie)和P型沟槽(Ptie)来减缓SET的影响。三维TCAD仿真结果表明：加固之后器件的抗SET特性和沟槽本身的偏置条件相关。当重掺杂沟槽处于零偏状态时，抗辐射加固的性能最好，SET脉冲宽度降低程度可达40%左右；然而，当处于反偏状态时，由于特殊的电荷收集过程的存在，使得SET脉冲幅度反而会明显增大，脉冲宽度减小程度并不明显。此外，还研究沟槽面积、间距及掺杂浓度对pFinFET中的SET脉冲宽度的影响，得到提高抗SET效果的加固方法。