片上总线型PowerPC系统控制器的FPGA设计

介绍了PowerPC系统控制器两种结构中IP互连和复用的优缺点,分析了片上总线型系统控制器的各子模块结构,采用硬件描述语言（HDL）描述该控制器功能,并采用Modelsim进行仿真,最后进行了FPGA原型验证。验证结果表明,采用片上总线结构的系统控制器不仅能实现预期功能,还解决了IP互连问题,提高了IP的可复用性。     

基于模块级流水和并行处理的CAVLC编码器实现

基于上下文的自适应变长编码(CAVLC)是高清视频压缩标准H.264的关键模块。CAVLC编码器设计的优劣直接影响系统实时性。本文设计的编码器整体采用模块级流水线架构,关键子模块内部采用并行处理,提高了实时性。设计在Xilinx公司的xc5vlx330t芯片上实现,综合后时钟频率可达222MHz。视频数据的实际测试显示,编码器可满足系统实时性需求。     

H．264中采用FPGA实现的变长码编解码器

变长编码广泛用于各种编码方案中。H．264中采用了基于上下文的自适应变长编码（CAVLC）,其编解码设计的关键技术是快速搜索和匹配结构复杂的码表。本文结合CAVLC特点,改进了编码算法的码字存储方式方法,分析传统的变长码解码算法,提出一种基于ROM快速寻址的解码算法。在Vertex4FPGA上的验证结果表明,该方案较好的权衡了面积和速度性能,降低了设计的复杂度。