基于VPX标准的高速处理模块的设计与实现

为满足高度综合化的发展对嵌入式数字信号处理技术的更高要求,提出一种高性能数据信号处理模块的设计实现方案.模块采用符合VITA 46/VITA 48的VPX标准设计,用多片高性能多核处理器组建处理器阵列来实现超高数据信号处理性能;采用Serial RapidIO、PCI Express、Gigabit Ethernet三种标准高速串行总线来满足不同应用的高速数据通信要求;采用交换开关式互连体系结构设计,支持容错/重构和可扩展性,能够满足嵌入式领域多通道、多任务的应用需求.     

基于FPGA和VHDL的嵌入式存储器控制器设计

主要研究一种新型嵌入式对存储器的控制方法,不同于以往采用专用控制器来进行控制,而是基于可编程逻辑器件(FPGA)的手段来实现对存储器的控制.可以解决传统方法低灵活性、不可擦写的瓶颈问题.采用VHDL语言实现控制逻辑,由FPGA向存储器发送读写信号,实现对存储器的读写操作.同时,在Xilinx开发环境进行综合,编写测试码进行仿真,通过仿真结果表明方法实现存储器正常工作所需要的读写时序,证明其正确性.