实验教学范例解析:交通信号时间显示器

本文详细地介绍了将工程应用问题引入实验教学过程;采用EDA技术进行交通信号时间显示器的电路设计与仿真;硬件电路已在自主研发的FPGA创新开发实验箱七实现;本教学范例具有实际意义和推广价值.     

ChirpZ变换的FPGA实现方法

研究用FPGA实现CZT变换的算法推演和硬件结构 ,给出用FPGA计算快速CZT变换的结构框图 ,并把每一个模块映射到可以实现的逻辑结构 ,估计使用的资源 ,结果可为FPGA实现CZT的具体设计参考     

基于SOPC的音频控制板模拟器设计

音频控制板模拟器是民航飞机音频系统测试台的一个组成部分,为测试台提供测试输入信号,并显示相关系统的状态信息。本设计采用单片FPGA芯片实现核心处理功能,依托该硬件平台,运用嵌入式NiosⅡ处理器来提供系统的逻辑控制,配合以相应的外围设备,完成实际音频控制板的等效模拟。设计的音频控制板模拟器可以直接用于航空维修,不仅解决了原先测试音频系统需要借用航材的困难,而且实现了音频系统的自动测试,提高了测试效率,降低了测试成本。     

一种射频仿真时统子系统的技术设计

针对射频仿真系统中的时间同步问题,设计基于FPGA、DSP和GPS的时间统一系统。从工程实施的角度出发,详细阐述时统的硬件设计,介绍IRIG-B码的解码原理和各采样频率信号输出的过程。试验证明：该时统克服了常规时统设备的不足,性能更稳定,可靠性更高,更易于调试。     

符合CCSDS标准的RS（255,223）码译码器的FPGA实现及其性能测试

RS (Reed-Solomon)码是差错控制领域中一种性能优异的非二进制分组循环码,由于它具有很强的随机错误和突发错误的纠错能力,被CCSDS,NASA,ESA等空间组织接受,广泛应用于深空探测中.本文采用改进的Berlekamp算法,用FPGA实现了符合CCSDS标准的RS (255,223)码译码器;介绍了该译码器的实现流程、性能测试方法和基于PCI总线接口的测试平台;给出了测试结果,并且对理论上RS (255,223)译码器的误码性能与实际测试的误码率结果进行了比较和分析.验证结果证明该译码器能工作在400Mbps以上的码率,使用FPGA资源180000门,译码效果与理论上译码效果一致.     

基于DSP和FPGA的视频编码器协同设计与算法优化实现

采用DSP和FPGA协同技术设计实现了一个高性能的MPEG-4视频编码器。FPGA模块完成视频采集、YUV分离、数据I/O等功能,而使用DSP专一进行视频压缩编码。针对DSP片内资源特点设计了片内存储器数据分配方案,并根据该方案优化了MPEG-4视频压缩的数据流模式。提出了基于宏块空间复杂度的宏块类型判断算法,有效地降低了视频压缩算法的计算复杂度。测试结果表明,采用MPEG-4视频标准该视频编码器每秒能够压缩39.2帧CIF图像。     

FPGA可配置资源测试方法研究

FPGA是广泛应用于集成电路设计等多种领域的关键器件之一,随着FPGA的迅速发展,对FPGA的测试得到了广泛重视和研究,其测试技术也越来越复杂。本文以XILINX公司的Virtex XCV300E器件为基础,研究了基于93000集成电路测试系统的FPGA器件测试技术,为FPGA的应用级测试提供了一种有效的方法。     

面向空间应用高可靠图像数传设备的设计与实现

针对空间高速图像数传任务需求, 设计并实现了一种采用SpaceWire总线传输协议的高速图像数传设备. 该设备的硬件以FPGA为控制核心, 完成对SpaceWire协议芯片的初始化配置、收发数据包处理、中断和异常状态处理等操作. 重点阐述了FPGA的可靠性设计, 包括状态机设计、异步时钟域设计和数据包传输与链路错误的恢复设计. 测试表明该设备能够稳定可靠地实现140 Mbit/s的图像数据传输, 对于链路的突发错误在一定时间内具有错误数据恢复能力, 能够有效保证传输数据的正确性和稳定性.     

TDICCD时序设计在FPGA中的工程实现

文章结合TDICCD和FPGA器件特点，主要从设计目标分析，VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面，阐述了TDICCD时序设计的全过程；利用同步设计的思想避免了竞争与冒险；利用RC延迟模块实现了时序的精确调整；利用模块化思想提高了代码的可重用性、可测试性、可读性。最终，实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。     

基于FPGA的显控器设计

小巧、坚固耐用的显示器在许多电子设备中得到应用。然而显示控制器为产生多样的显示信息和严格的控制时序,功能复杂且调试困难。本文介绍了一种基于FPGA的显示控制器的设计技术,提出了嵌入仿真模型的调试方法。