全文获取类型
收费全文 | 1151篇 |
免费 | 212篇 |
国内免费 | 214篇 |
专业分类
航空 | 665篇 |
航天技术 | 363篇 |
综合类 | 108篇 |
航天 | 441篇 |
出版年
2024年 | 12篇 |
2023年 | 35篇 |
2022年 | 37篇 |
2021年 | 46篇 |
2020年 | 62篇 |
2019年 | 49篇 |
2018年 | 80篇 |
2017年 | 55篇 |
2016年 | 68篇 |
2015年 | 85篇 |
2014年 | 85篇 |
2013年 | 74篇 |
2012年 | 99篇 |
2011年 | 104篇 |
2010年 | 99篇 |
2009年 | 88篇 |
2008年 | 57篇 |
2007年 | 75篇 |
2006年 | 61篇 |
2005年 | 52篇 |
2004年 | 40篇 |
2003年 | 25篇 |
2002年 | 32篇 |
2001年 | 26篇 |
2000年 | 15篇 |
1999年 | 17篇 |
1998年 | 15篇 |
1997年 | 11篇 |
1996年 | 13篇 |
1995年 | 12篇 |
1994年 | 11篇 |
1993年 | 7篇 |
1992年 | 5篇 |
1991年 | 6篇 |
1990年 | 8篇 |
1989年 | 6篇 |
1987年 | 2篇 |
1986年 | 3篇 |
排序方式: 共有1577条查询结果,搜索用时 140 毫秒
781.
挠曲变形是主/子惯导在线标定的一种重要误差源,对其补偿处理具有重要意义。首先,分析了挠曲变形的概念、特点及其对主/子惯导误差方程影响;其次,将现有补偿处理方法分为3大类,分别为测量方法、机理建模方法和随机过程建模方法,并讨论了他们各自的优缺点;最后,探讨了挠曲变形补偿方法的发展方向。 相似文献
782.
针对目前雷达导引头目标角位置模拟装备现状和发展趋势,分析利用阵列天线实现目标角度位置的原理,提出了一种基于阵列天线的雷达导引头目标角位置模拟器的设计方案,分析了工程实现所需要的关键技术,并提出了实现方案,包括天线阵设计、目标控制算法和误差特性、矢量调制技术和阵列校准技术。 相似文献
783.
784.
针对某型相控阵雷达目标模拟器采用单目标技术,无法真实模拟跟踪多目标回波信号的问题,设计了一种新型多目标模拟器。该模拟器采用DDS(Direct Digital Synthesis,直接数字频综)信号产生、数字信号存储及控制等技术,结合航迹数据产生与控制软件,实现多目标回波信号模拟的同时,实现并完善了模拟器的多目标引导数据注入、理论弹道演练和实测数据回放等模拟和训练功能。软件部分,在考虑目标回波特性的基础上,利用施威林Ⅰ型模型产生目标回波,实现目标回波的模拟仿真工作。在硬件上设计了以FPGA(Field Programmable Gate Array,现场可编程门阵列)为核心的功能模块,将模拟仿真信号实时生成目标回波。实际应用表明,该模拟器控制简单,运行稳定,精度高,完全满足跟踪测量和模拟训练需求。 相似文献
785.
786.
根据脉冲多普勒雷达(PDR)信号处理机的回波数据信号量大的特点,采用FPGA控制以太网控制器DM9000A实现了以太网MAC层和PHY层的功能。同时,FPGA还实现了UDP/IP协议栈的功能,最终完成雷达监控系统与显示终端计算机以网络的方式实现互相通信。通过仿真分析得出,这种FPGA的协议栈实现方式与嵌入式协议栈的实现方式相比,提高了通信速率,满足了雷达回波数据(约20Mbps)的高速连续数据流的传输要求。 相似文献
787.
统一测控系统跟踪在轨目标自动校相方法研究 总被引:2,自引:0,他引:2
以船载S波段统一测控系统为例,阐述通过引导天线跟踪加偏和数字引导跟踪加中心修正再加偏两种手段,对在轨运动目标跟踪前进行自动相位校准的方法。试验结果表明,方法可行,可以推广应用。 相似文献
788.
多码率RS码部分并行译码结构设计 总被引:1,自引:0,他引:1
为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和. 相似文献
789.
790.