THE DGW-I FURNACE A MATERIALS PROCESSING FACILITY IN "SZ-2" SPACECRAFT

The DGW-I is a new material processing facility developed in China, which was firstly carried into orbit in November 1999 by the SZ-1 spacecraft and then in January 2001 carried by SZ-2 into space again, and successfully processed 6 samples of materials, including 3 samples of alloys, 2 of semiconductors and 1 sample of oxide crystal.     

通过泛读帮助英语专业学生提高人文素养及加强专业优势

对提高英语专业学生的人文素养而言，广泛地阅读是一种主观上积极主动，客观上行之有效的吸收。在真实的教学实践中，通过循序渐进的积累总结，在英语泛读教学中切实可行的七个注意事项得以具体化。     

一种现场可编程门阵列门延时精确调整时序的方法

通过FPGA(现场可编程门阵列)时序模型分析得出FPGA门延时的方案,综合利用FPGA各种布局布线EDA工具,摸索出一套人工干预FPGA布局布线的方法,使FPGA门延时能够有效地用于时序调整,调整精度可达到纳秒级。该方法具有不增加任何额外器件,成本低、高效方便的特点。     

机载高分辨率遥感图像实时压缩系统研究

介绍了图像压缩系统的5种主要架构,分析、比较了这5种架构的优缺点。基于现场可编程门阵列(FPGA)的图像压缩系统架构,提出了一种适合机载应用的高分辨率遥感图像实时压缩系统,该系统具有体积小、功耗低的特点。另外,还针对JPEG-LS(JPEG-Lossless)算法的特点,提出了一种简单有效的位率控制和抗误码方法,并在基于VIRTEX-ⅡFPGA的实时压缩系统中进行了具体应用,实现了机载遥感图像的无损和近无损图像实时压缩。该系统预留了充分的硬件资源,可支持EZW和SPIHT等复杂度较高的高倍率图像压缩算法的应用。     

空间科学实验平台气液回路方案

空间科学实验平台是为突破单一化实验装置设计模式而研制的一种多用途空间科学实验平台. 根据空间科学实验平台内气液回路设计的相关问题, 给出了回路系统中主要设备的相关设计方法, 包括循环风机、气-液换热器、冷板, 并根据传热效率和系统安全性的考虑, 对流体工质的选择提出建议. 初步分析结果及国际类似研究证明, 气液回路技术结合其他主动及被动热控制措施, 可以很好地满足空间实验平台内部仪器设备及样本的不同温度控制要求.      

基于软件无线电技术的4G数字接收系统设计

研究了基于软件无线电技术的体系结构,设计了一种基于软件无线电技术的4G数字接收系统,并对该系统各主要部分电路设计进行了详细阐述。该设计系统具有双通道,采样速率可达到65MHz,分辨率12bit。由于该设计采用了FPGA作为信号处理器,其设计灵活及可编程等特点使得该设计具有较强的通用性,适合4G通信中应用。     

俄月球-全球等探测任务中的无线电科学试验

俄罗斯航天局正在规划和推进新的月球探测计划,包括月球-资源和月球-全球探测任务,它们搭载了3个无线电科学载荷:2个无线电信标机分别安装在2个着陆器上,1个Ka波段接收机安装在月球-全球轨道器上。信标机发射频率为8.4GHz和32GHz。8.4GHz的微波信号将被发回地球,利用地面VLBI监测网对信号进行测量,其结果可用于精密的天体力学观测及导航,还能用于月球天平动研究;32GHz信号将用于定轨和月球重力场研究。Ka波段信号天线轴指向着陆区天顶方向,信号由轨道器接收。本文基于对Ka波段信号多普勒频移的精确测量,通过研究着陆区附近重力场的微小变化(约3~5mGal精度),探讨月球重力场的不均匀性,其测量数据的空间分辨率约为20km。     

火星精确着陆制导问题分析与展望

美国火星科学实验室(MSL)任务成功将“好奇”号火星车着陆到火星表面,开创了火星精确着陆探测的新局面。以MSL着陆任务为典型代表,分析了目前火星着陆探测进入、下降和着陆（Entry, Descent and Landing, EDL）过程的制导方案及制导系统的发展趋势。以在火星高海拔、复杂地形区域定点着陆为潜在工程目标,归纳了火星EDL过程面临的制导主要问题。根据未来制导系统自主性和自适应性的技术需求及潜在工程任务制导面临的问题,提出了火星EDL制导方面需要解决的关键技术,并对其在未来工程中的应用潜力进行了展望。     

Multi-objective evolutionary design of selective triple modular redundancy systems against SEUs

To improve the reliability of spaceborne electronic systems,a fault-tolerant strategy of selective triple modular redundancy(STMR)based on multi-objective optimization and evolvable hardware(EHW)against single-event upsets(SEUs)for circuits implemented on field programmable gate arrays(FPGAs)based on static random access memory(SRAM)is presented in this paper.Various topologies of circuit with the same functionality are evolved using EHW firstly.Then the SEU-sensitive gates of each circuit are identified using signal probabilities of all the lines in it,and each circuit is hardened against SEUs by selectively applying triple modular redundancy(TMR)to these SEU-sensitive gates.Afterward,each circuit hardened has been evaluated by SEU Simulation,and the multi-objective optimization technology is introduced to optimize the area overhead and the number of functional errors of all the circuits.The proposed fault-tolerant strategy is tested on four circuits from microelectronics center of North Carolina(MCNC)benchmark suite.The experimental results show that it can generate innovative trade-off solutions to compromise between hardware resource consumption and system reliability.The maximum savings in the area overhead of the STMR circuit over the full TMR design is 58%with the same SEU immunity.