1553B多功能RT IP核的设计与实现

介绍了采用一种自主研发多功能IP核实现总线全地址响应的设计方案,其可在FPGA中灵活配置,配备外围电路后可以方便实现各种功能.设计采用VHDL硬件描述语言进行编程,采用综合工具ISE Foundation对设计进行综合、优化,在ModelSim - SE 6.1g中进行时序仿真,并且最后在FPGA上实现.     

Xilinx FPGA自主配置管理容错设计研究

针对SRAM型FPGA在空间辐射环境下容易受到单粒子效应影响的问题,在分析可重配置的Xilinx FPGA的结构和故障模式的基础上,提出一种基于自主配置管理的Xilinx FPGA容错设计方案。综合运用诸如逻辑电路三模冗余、块存储器EDAC校验、动态回读、动态局部重配置及周期全局重配置等方法实现故障的屏蔽、检测和修复。该方案覆盖了FPGA的各种单粒子效应故障模式,并且在芯片内部实现了自主配置管理,具有体积小、成本低、可靠性高的特点。     

天问一号着陆器双目视觉避障技术

对天问一号双目视觉避障技术的组成、方案及原理进行了介绍,通过图像障碍识别和双目立体地形感知完成天问一号降落过程中的安全着陆点自动选取.通过高分辨率双目匹配和亚像素插值处理,提高远距离双目测量精度;在计算资源严格受限的条件下,采用FPGA作为硬件加速平台,通过功能模块的并行化和流水线设计,提高计算视差和三维信息的速度;为...     

ARINC429总线接口设计与实现

ARINC429总线在航空电子系统领域被广泛的应用。本文分析了ARINC429总线的工作原理,根据其数据格式、接口电平要求,给出了由FPGA设计实现ARINC429总线的基本原理,并通过VHDL语言编程,实现了ARINC429总线协议部分,实现了接收和发送功能。采用FPGA器件设计集成ARINC429总线协议的通信芯片,可以有效地提高数据通信模块的处理能力和集成度。通过实际与通用型ARINC429总线芯片的通讯,验证了方案的正确性。     

一种基于PCI总线的可编程雷达信号模拟器实现

针对目前雷达回波信号模拟器功能单一、信号回放速度低的问题,提出了采用计算机PCI总线式结构、高速FIFO和高速D/A的实现方案,使模拟器的数据更新速度达到8 MHz,信号回放速率达到73 MHz;采用FPGA技术,使系统参数程控可选,且可方便地改动其组成结构以适应不同类型的雷达.通过对合成孔径雷达(SAR,Synthetic Aperture Radar)回波信号的仿真输出,并经现场运行表明,该方案可行,样机运行可靠,满足对高分辨率图像的仿真要求.      

基于HSP50110、HSP50210和FPGA的机载超短波电台接收通道设计

介绍了基于软件无线电原理利用Intersil公司下变频芯片HSP50110、科斯塔斯环芯片HSP50210和FPGA芯片EP1C12实现的某机载超短波电台数字扩频接收机通道,它可以完成AM、FM、FSK、PSK等常用调制方式的下变频、同步、解调及伪码的快速并行捕获与跟踪。系统带宽8．1218MHz,用FPGA实现了一种新的全并行捕获延迟锁定环算法,捕获时间不大于一个伪码周期,抗干扰容限大于80dB。     

基于FPGA 的步进电机细分控制研究

为了解决所选步进电机固有步距角过大而无法满足系统高精度微位移控制要求的问题,以细分控制原理为理论依据,设计了1种基于现场可编程门阵列（Field Programmable Gate Array , FPGA）的单极性细分驱动电路。该电路具有绕组断线检测功能,可在电机转速为2 rad/s的前提下实现16或者更高程度的细分控制。在电路的调试过程中,针对绕组互感问题进行了研究,在很大程度上降低了绕组互感对细分控制精度的影响。试验结果表明：所设计的基于FPGA的细分驱动电路控制精度满足使用要求。     

谐振式光子晶体光纤陀螺信号检测及处理技术研究

谐振式光子晶体光纤陀螺是一种具有小型化、高精度等潜在技术优势的新型光纤陀螺,是国内外惯性器件研究的一个重要发展方向。针对谐振式光子晶体光纤陀螺的结构和信号检测原理进行了详细的叙述,确定了基于FPGA的陀螺信号检测总体方案,陀螺信号处理及控制模块主要由频差信号解调、复合拍频检测、闭环反馈控制、数据编码输出以及调制信号模块组成;随后重点介绍了窄线宽半导体激光器的驱动控制方案,在调制解调及频率偏差检测方案上采用数字相敏检波器实现频率偏差检测,在谐振频率闭环跟踪锁定方案上采用数字PI控制器实现环路光频率控制;最后进行了谐振式光子晶体光纤陀螺实验测试系统搭建,以及谐振曲线测试和谐振频率闭环锁定测试。     

一种采用收发双缓冲结构的1553B总线接口的设计与实现

从简化结构、提高实时性的角度出发,提出了一种RT模式下的1553B总线接口。该总线接口硬件上以BU-61580为总线协议处理器,以FPGA为主处理器,在FPGA内部实现接口粘合逻辑,省去额外电路,做到无缝链接。软件上在接收端采用子地址双缓冲模式,保证数据一致性和正确性,发送端提出了发送双缓冲机制,在保证可靠性的前提下提高了数据更新的实时性。详细阐述了总线接口的设计和实现方案,并通过仿真和实验手段证明了该接口方案的可行性和有效性。     

捷联惯性导航计算机综合测试平台的硬件设计与实现

导航计算机的功能及性能验证一般需要基于实际的惯性传感器来进行联调测试。为了便于导航计算机在实验室快速地开展性能验证工作,设计了一种面向捷联惯导革统算法及性能验证的惯性多传感器信息模拟综合测试平台。平台基于PCI 总线的PC/FPGA 的架构方案,对传感器信息进行硬件仿真,实现了多路、多类型惯性器件实时、同步输出。通过与真实导航计算机连接,测试验证了此半实物仿真测试平台信号输出的有效性。