一种高精度多路温度采集方法研究

惯性平台系统是一种框架系统,主要包括平台本体、电路箱和电源箱.平台系统精度主要靠安装在平台本体的三浮陀螺和加速度计来保证.通常惯性平台的工作环境比较严酷,惯性传感器对温度有很高的敏感度,在系统正常工作时,平台内部有二级温控来保证仪表有良好的工作环境,但内部空间温度梯度变化会影响惯性传感器的精度.在温度采集过程中,铂电阻存在非线性、自热效应及热电动势等电气干扰的精度影响.采用阻值比较法,通过引入恒定激励电流来抑制温度采集电路的自热效应,并基于FPGA设计并行多通道温度采集电路.给出了系统总体设计方案、测温电路参数设计、序列激励电流控制和数字滤波补偿的具体实现方式,测试结果表明该系统可实现64路温度采集,在一定范围内测温精度能达到±0.02℃,满足精度要求.     

FPGA在超周期延时电路中的应用

一般电路的暂态输出时间相对不是很长 ,而且电路的输入触发信号时间应小于输出时间的长度 ,这种电路设计思想有时满足不了某些场合的实际工程需要。为此 ,本文结合工程实际需要给出了利用FPGA设计超周期延时功能模块 ,该模块能准确的进行时序控制 ,可以不修改硬件满足时序要求。     

紫外CCD敏感器头部电路系统的研究

介绍了我国探月工程之嫦娥一号卫星的紫外CCD敏感器系统的CCD电路的软硬件的开发研究.紫外CCD敏感器由光学结构、CCD及处理线路、数据处理单元及其软件组成.入射光经光学系统后,照射在CCD敏感元件,经视频处理电路处理后形成数字图像信号.数字图像信号保存在数据存储器中,由数据处理器进行分析处理.计算得到月球的中心并转换为探测器对月姿态角,其中紫外CCD敏感器头部电路包括CCD电路、时序电路、驱动电路、视频处理电路和电源电路.核心器件CCD采用E2V公司的CCD48-20芯片,文中重点介绍该CCD的时序、驱动和Smear等难点问题.      

机载超轻量化卷积神经网络加速器设计

卷积神经网络庞大的权重参数和复杂的网络层结构,使其计算复杂度过高,所需的计算资源和存储资源也随着网络层数的增加而快速增长,难以在资源和功耗有严苛要求的机载嵌入式计算系统中部署,制约了机载嵌入式计算系统朝着高智能化发展。针对资源受限的机载嵌入式计算系统对超轻量化智能计算的需求,提出一套全流程的卷积神经网络模型优化加速方法,在对算法模型进行超轻量化处理后,通过组合加速算子搭建卷积神经网络加速器,并基于FPGA开展网络模型推理过程的功能验证。结果证明：本文搭建的加速器能够显著降低硬件资源占用率,获得良好的算法加速比,对机载嵌入式智能计算系统设计具有重要意义。     

一种射频仿真时统子系统的技术设计

针对射频仿真系统中的时间同步问题,设计基于FPGA、DSP和GPS的时间统一系统。从工程实施的角度出发,详细阐述时统的硬件设计,介绍IRIG-B码的解码原理和各采样频率信号输出的过程。试验证明：该时统克服了常规时统设备的不足,性能更稳定,可靠性更高,更易于调试。     

实验教学范例解析:交通信号时间显示器

本文详细地介绍了将工程应用问题引入实验教学过程;采用EDA技术进行交通信号时间显示器的电路设计与仿真;硬件电路已在自主研发的FPGA创新开发实验箱七实现;本教学范例具有实际意义和推广价值.     

机载通信管理器的处理器模块设计

MPC8245主要集成了PowerPC603e低功耗处理器核与PCI桥接器,以PCI同步总线作为局部总线,适合扩展为系统主控制器(同样也作为系统显示与通信的主控制器)。PCI同步总线最大传输率132 MB,完全满足管理器显示数据传输的基本要求。同时处理器器件集成了PIC控制器DMA控制器DUART存储器控制器I2C总线等,可以降低模块组成开销。通过PCI配置空间的访问简化了硬件逻辑、驱动的设计。PCI局部总线的使用使系统的结构更加明晰,易于扩展为分布式系统,通过对模块的实现可加深对PowerPC体系结构、PCI总线的了解。     

基于EAB资源的交织编译码器的设计与实现

提出了一种新的基于EAB资源交织编译码设计方案，利用FPGA技术实现了数字通信中交织器和解交织器，构建了具体的算法模型，并说明了设计中实际产生的问题及解决方法。     

TDICCD时序设计在FPGA中的工程实现

文章结合TDICCD和FPGA器件特点，主要从设计目标分析，VHDL算法描述、综合、布线、仿真、代码优化、代码测试验证等几方面，阐述了TDICCD时序设计的全过程；利用同步设计的思想避免了竞争与冒险；利用RC延迟模块实现了时序的精确调整；利用模块化思想提高了代码的可重用性、可测试性、可读性。最终，实现了一个6MHz像元输出速率下能正常工作的TDICCD的成像系统。     

基于DSP和FPGA的GPS伪随机码并行快速捕获方案设计

讨论了高动态下GPS伪随机码并行搜索的基本原理,以及自适应门限确定方法与搜索过程中应注意的问题。提出了一种基于高速DSP和FPGA的全数字解扩接收机方案,阐述了工作流程,并给出了系统的结构框图,经测试验证实现了伪随机码并行快速捕获的功能。