全文获取类型
收费全文 | 329篇 |
免费 | 56篇 |
国内免费 | 12篇 |
专业分类
航空 | 175篇 |
航天技术 | 64篇 |
综合类 | 14篇 |
航天 | 144篇 |
出版年
2024年 | 2篇 |
2023年 | 4篇 |
2022年 | 10篇 |
2021年 | 5篇 |
2020年 | 12篇 |
2019年 | 4篇 |
2018年 | 14篇 |
2017年 | 15篇 |
2016年 | 15篇 |
2015年 | 11篇 |
2014年 | 17篇 |
2013年 | 9篇 |
2012年 | 28篇 |
2011年 | 33篇 |
2010年 | 33篇 |
2009年 | 29篇 |
2008年 | 27篇 |
2007年 | 28篇 |
2006年 | 35篇 |
2005年 | 22篇 |
2004年 | 19篇 |
2003年 | 11篇 |
2002年 | 6篇 |
2001年 | 2篇 |
2000年 | 5篇 |
1998年 | 1篇 |
排序方式: 共有397条查询结果,搜索用时 109 毫秒
381.
在介绍空间辐射和FPGA容错设计的基础上,提出了一种针对反熔丝FPGA有限状态机的联合纠错译码和三模冗余算法的加固设计方法.通过分析和比较可知,此加固设计有利于提高代码的抗单粒子翻转能力,为反熔丝FPGA代码加固设计提供了一种思路. 相似文献
382.
空间电子产品在地面经过测试和试验后,在轨飞行时仍然会出现无法预料的故障.通过在轨修改基于FPGA的硬件系统,可以提高电子产品的可靠性、安全性和灵活性.采用基于FPGA的在系统编程技术(ISP),提出在轨可修改技术实施的方案,同时结合具体实例介绍空间电子部件在轨可修改技术实现的方法和途径,并给出空间应用该技术的建议. 相似文献
383.
根据SpaceWire总线的组成结构以及采用的数据-滤波编解码技术,针对SpaceWire节点需要与主机设备、SpaceWire接口设备进行异步交互的特点,文章给出了一种SpaceWire节点的高效实现方案。首先,该方案在硬件设计中采用了SpaceWire节点的多时钟域设计,使得节点整体性能得以显著提升;第二,采用双倍数据速率寄存器设计来降低SpaceWire节点发送端设计难度,解决了高速数据发送问题;第三,采用手动布局接收端的底层器件来满足时序要求,解决了高速数据接收问题;第四,计算出接收端RX FIFO的理论读出时钟频率指导硬件程序设计。在此基础上,采用SpaceWire节点的点对点数据传输实验对文章设计验证,结果表明文章给出的方案可以工作在240MHz时钟频率下,满足空间高速数据传输中高可靠性、低误码率和低复杂度的要求。 相似文献
384.
文章结合某高分辨率CCD航拍相机的实例分析了DSP+FPGA+FLASH实时图像处理系统的特点和优越性,并介绍了用于该系统的设计与实现,提出了设计中需要注意的全局时钟和数据交互等几个关键性问题,结合实际工作给出了具体的分析和解决方案。 相似文献
385.
三轴一体轻小型光纤陀螺仪的时序设计 总被引:1,自引:0,他引:1
由于光纤陀螺敏感环绕制过程中不能精确控制光纤长度,要求时序产生电路必须在不改动硬件的前提下能跟踪由敏感环光纤长度决定的光纤陀螺特征频率.利用相关检测理论,分析了调制解调信号频率准确度对陀螺标度因数误差的影响.针对三轴一体轻小型光纤陀螺仪,在满足现场可编程逻辑器件(FPGA)专用资源约束的条件下,使用一片FPGA完成了三轴调制解调信号时序的设计,并计算了其在中精度范围内跟踪特征频率的精度.实验结果表明:时序设计满足三轴一体轻小型光纤陀螺仪对调制解调信号频率准确度的要求. 相似文献
386.
随着FPGA系统设计的复杂化,系统内部的各个功能模块往往需要工作在不同频率的异步时钟域中,因此系统内核心功能模块与外设的通信设计无法避免地会涉及到跨时钟域的数据与信号的传递问题。尽管跨时钟域的同步问题并不属于FPGA系统设计领域的新问题,但是随着多时钟域系统的常见化和复杂化,使得跨时钟域同步这一要求具备了新的重要意义。在对跨时钟域设计中容易出现的亚稳态现象及其造成的影响进行简要概述与分析的基础上,为了减小亚稳态发生的概率和降低系统对亚稳态错误的敏感程度,提出了四种跨时钟域同步的解决方案,较为详细地阐述了设计方案,对设计进行了评估与分析,并给出了优化设计。 相似文献
387.
文章通过对软件无线电基本理论的研究,得出一种多相滤波数字正交变换的中频软件无线电结构,A/D的采样频率只有原采样频率的一半,这样就降低了对采样器件的要求。为了降低后续DSP处理速度需求压力,文中利用FPGA实现了多相滤波数字正交变换结构的延迟滤波,证明了这种结构的正确性和可行性。 相似文献
388.
MIL-STD-1553B(以下简称“1553B”)总线在飞机的航电系统中作用重要。为了摆脱对国外 1553B协议芯片的依赖,研究设计了 1款基于 FPGA的终端一体化 1553B总线协议测试系统。系统采用模块化的设计方法,使用 Verilog语言进行代码编写,设计实现了 4路 1553B总线,每路实现了 BC、RT、BM终端一体化,完整地实现了 1553B协议的功能,并且实现了 10种类型的故障注入。通过上位机测试对该系统进行了板级验证,测试结果表明:本设计实现了预期功能,相对于功能单一的 1553B协议芯片,该系统极大提高了应用场景的灵活性和可靠性。 相似文献
389.
390.