SRAM型FPGA单粒子效应试验研究

针对军品级SRAM型FPGA的单粒子效应特性,文中采用重离子加速设备,对Xilinx公司Virtex-II系列可重复编程FPGA中一百万门的XQ2V1000进行辐射试验。试验中,被测FPGA单粒子翻转采用了静态与动态两种测试方式。并且通过单粒子功能中断的测试,研究了基于重配置的单粒子效应减缓方法。试验发现被测FPGA对单粒子翻转与功能中断都较为敏感,但是在注入粒子LET值达到42MeV·cm 2/mg时仍然对单粒子锁定免疫。本文对翻转敏感度、测试方法与减缓技术进行了讨论,试验结果说明SRAM型FPGA对单粒子效应比较敏感,利用重配置技术的减缓方法能够有效降低敏感度,实现空间应用。
     

FPGA-based operational concept and payload data processing for the Flying Laptop satellite

Flying Laptop is the first small satellite developed by the Institute of Space Systems at the Universität Stuttgart. It is a test bed for an on-board computer with a reconfigurable, redundant and self-controlling high computational ability based on the field programmable gate arrays (FPGAs). This Technical Note presents the operational concept and the on-board payload data processing of the satellite. The designed operational concept of Flying Laptop enables the achievement of mission goals such as technical demonstration, scientific Earth observation, and the payload data processing methods. All these capabilities expand its scientific usage and enable new possibilities for real-time applications. Its hierarchical architecture of the operational modes of subsystems and modules are developed in a state-machine diagram and tested by means of MathWorks Simulink-/Stateflow Toolbox. Furthermore, the concept of the on-board payload data processing and its implementation and possible applications are described.     

Virtex4系列FPGA开发平台设计

介绍了基于Xilinx公司的Virtex4系列XC4VLX160开发的FPGA验证平台以及四核处理器在该平台上的应用,对FPGA模块设计、Ethernet模块设计、CAN总线模块设计、ARINC429模块设计,以及如何调试进行了详细说明.实践证明该FPGA开发平台可加快S698P并行处理芯片的研发进程.     

用于微波雷达动目标检测的回波模拟器的设计与实现

文章介绍了一种用于雷达动目标检测的回波模拟器的设计与实现,以FPGA和DDS器件为硬件核心、软硬件相结合的方式,设计了回波模拟器系统,可靠有效地完成了微波雷达的静态、动态实验室调试和测试。该回波模拟器能够满足对雷达运动目标进行回波模拟的要求,降低了系统调试成本,减小了外场实验难度。     

基于FPGA的高动态扩频信号快捕系统的设计与实现

针对高动态扩频信号捕获时间较长的问题,提出利用非均匀采样产生2组相差半个伪码码元的正交信号,直接在基带信号上估计多普勒频偏的方法。方法减少了本地伪码捕获过程中的调整周期。通过软硬件程序仿真,证明了该方法的可行性,与传统捕获方法相比,大大减少了扩频信号的捕获时间。     

基于FPGA的低复杂度快速SIFT特征提取

尺度不变特征变换（SIFT）算法具有优良的鲁棒性,在计算机视觉领域得到广泛应用。针对SIFT算法高计算复杂度而导致其在CPU上运行实时性低的问题,基于现场可编程门阵列（FPGA）设计了一种低复杂度的快速SIFT硬件架构,主要对算法的特征描述符提取部分进行优化。通过降低梯度信息（包括梯度幅值和梯度方向）的位宽、优化高斯权重系数的产生、简化三线性插值系数的计算和简化梯度幅值直方图索引的求解等方法,避免了指数、三角函数和乘法等复杂计算,降低了硬件设计复杂度和硬件资源消耗。实验结果显示,提出的低复杂度快速SIFT硬件架构,与软件相比,可以获得约200倍的加速;与相关研究相比,速度提高了3倍,特征描述符稳定性提高了18%以上。      

基于FPGA的卫星定位信号与视频图像信号叠加的研究

通过对模拟与数字方式下视频叠加的研究对比,选择通过数字方式实现两路信号的叠加.提出一种基于FPGA的实现卫星定位信号与视频图像信号叠加的设计方案.     

一种基于FPGA的海杂波产生器设计

海杂波是反舰导弹末制导雷达回波的主要背景噪声,在末制导雷达模拟器的设计中,海杂波产生器是一个重要组成部分。在研究海杂波噪声概率分布密度的基础上,给出了一种基于FPGA技术的海杂波产生器的设计方案,并利用Altera公司的cyclone II系列芯片和QuartusII开发软件对设计进行了仿真验证。采用FPGA技术可以方便地对设计方案、海杂波的分布形式、数据量大小进行修改。仿真结果表明,该设计能够产生符合要求的海杂波信号,并且具有结构简单、集成度高、易于修改等特点。     

基于FPGA的边界扫描测试系统的研究

介绍了基于FPGA的边界扫描测试系统的系统组成,工作原理,以及设计方案。描述了嵌入式测试系统的软硬件设计。文章给出了系统的程序流程和数据结构。     

基于FPGA的激光成像质心提取算法的硬件实现

针对一款激光成像测距系统设计激光成像自适应质心提取算法模块,该模块包含自适应积分时间调整、多波峰毛刺平滑处理及基于灰度加权的质心提取3个子模块,该模块已在FPGA上实现,处理延迟小,占用资源少,可稳定提取目标在线阵探测器上成像的质心位置,提高三维激光测距的精度.