高速传输图像压缩系统设计与实现

介绍一种高速传输图像压缩系统的设计和硬件实现方案。编码方法用一种改进的 SPIHT压缩编码算法 ,基于一片十万门 FPGA实现压缩核心算法的硬件。该系统目前已经实现了对帧尺寸为 1 2 8× 1 2 8,8bpp,帧频为 1 0 0 f/s的连续图像进行高速实时压缩 ,若作优化还可达到更高的帧频 ( >1 5 0 f/s)     

JPEG2000算术编码的研究及其FPGA设计

讨论JPEG2000标准中算术编码器的硬件实现问题,提出一种适合静止图像实时处理的FPGA设计,并对其作仿真验证。该设计使用VHDL语言进行描述,并以X ilinx VertexⅡ系列中的xc2v250-6 fg256器件为基础,在ise6.1完成综合,用Modelsim5.7进行后仿真。综合器件最高工作时钟103MHz。分析表明,该设计能满足JPEG2000框架下灰度图静态压缩的实时处理要求。     

基于FPGA的无人机气压高度测量系统的研究及实现

无人机由于轻巧灵活等特点,在现代战争探测中得到广泛应用。气压高度是控制无人机正常飞行的一个很重要的参数,它是保证无人机完成任务的关键所在。目前,常用的办法是通过测量大气静压来间接测量无人机高度。一个基于FPGA的无人机气压测高系统的实现,较之单片机实现,它具有抗干扰性强,工作稳定可靠等特点。     

高动态GPS卫星信号模拟器设计与实现

介绍了高动态GPS信号模拟器的设计原理和组成,阐述了设计中的关键技术,并给出了软件和硬件实现方案。其中软件部分采用V isual Basic 6.0和V isual C 完成,硬件信号处理板采用FPGA完成,通过高速的计算机并口实现了软硬件之间通信。此系统被成功的应用到了卫星导航定位系统的研发过程中,工作性能稳定,具有了模拟器的基本功能,为验证接收机的定位性能、信号跟踪和捕获性能等提供了一个逼真的高动态信号环境。     

Top-Down设计法在转发器本振置数及监测电路设计中的应用

介绍一种高效、简洁的 FPGA/ PL D设计方法—— Top- Down设计法 ,将其与传统的设计方法进行了比较 ,并对其优点进行了详细的叙述。通过基于 PL D的转发器本振置数和监测电路的设计 ,举例说明此方法在工程设计中的应用     

基于反熔丝型FPGA的有效载荷可重构技术

针对在轨卫星功能维护、扩展和更新的需求，设计一种星载FPGA可重构方法。通过硬件三模冗余、软件三模比对，提高星载信号处理FPGA配置的可靠性；通过地面向卫星配置FPGA发送擦除、写、读指令，实现星载配置数据存储FLASH芯片的擦除、写、读操作，从而实现星载信号处理FPGA的重构，进而可以实现有效载荷功能的在轨更新或升级，减少硬件重复开发，降低成本。     

基于FPGA的低复杂度快速SIFT特征提取

尺度不变特征变换（SIFT）算法具有优良的鲁棒性,在计算机视觉领域得到广泛应用。针对SIFT算法高计算复杂度而导致其在CPU上运行实时性低的问题,基于现场可编程门阵列（FPGA）设计了一种低复杂度的快速SIFT硬件架构,主要对算法的特征描述符提取部分进行优化。通过降低梯度信息（包括梯度幅值和梯度方向）的位宽、优化高斯权重系数的产生、简化三线性插值系数的计算和简化梯度幅值直方图索引的求解等方法,避免了指数、三角函数和乘法等复杂计算,降低了硬件设计复杂度和硬件资源消耗。实验结果显示,提出的低复杂度快速SIFT硬件架构,与软件相比,可以获得约200倍的加速;与相关研究相比,速度提高了3倍,特征描述符稳定性提高了18%以上。      

三轴一体轻小型光纤陀螺仪的时序设计

由于光纤陀螺敏感环绕制过程中不能精确控制光纤长度,要求时序产生电路必须在不改动硬件的前提下能跟踪由敏感环光纤长度决定的光纤陀螺特征频率.利用相关检测理论,分析了调制解调信号频率准确度对陀螺标度因数误差的影响.针对三轴一体轻小型光纤陀螺仪,在满足现场可编程逻辑器件(FPGA)专用资源约束的条件下,使用一片FPGA完成了三轴调制解调信号时序的设计,并计算了其在中精度范围内跟踪特征频率的精度.实验结果表明:时序设计满足三轴一体轻小型光纤陀螺仪对调制解调信号频率准确度的要求.      

FPGA-based operational concept and payload data processing for the Flying Laptop satellite

Flying Laptop is the first small satellite developed by the Institute of Space Systems at the Universität Stuttgart. It is a test bed for an on-board computer with a reconfigurable, redundant and self-controlling high computational ability based on the field programmable gate arrays (FPGAs). This Technical Note presents the operational concept and the on-board payload data processing of the satellite. The designed operational concept of Flying Laptop enables the achievement of mission goals such as technical demonstration, scientific Earth observation, and the payload data processing methods. All these capabilities expand its scientific usage and enable new possibilities for real-time applications. Its hierarchical architecture of the operational modes of subsystems and modules are developed in a state-machine diagram and tested by means of MathWorks Simulink-/Stateflow Toolbox. Furthermore, the concept of the on-board payload data processing and its implementation and possible applications are described.