低轨卫星可重构通信系统设计

提出一种适合于在轨重构的低轨卫星通信系统软、硬件架构方案,从工程实施角 度探讨包括天线、RF前端和基带处理单元在内的可重构硬件平台、可重构策略与软件控制流 的可行性,分析了可重构卫星通信系统实现的关键技术。利用软件无线电技术,分析了基带 和射频前端分离,可裁减、复用式平台实现的基本路径,以及基带、射频天线单元重构的实 现方法。通过各常规通信模式射频前端和数字部分的灵活组合,同时支持多频点、多模式的 通信制式,达到节省硬件成本和提高系统灵活性的目的。最后研制了一个可重构卫星通信地 面测试原理样机,模拟了卫星有效载荷和地面通信站在IS-95体制下两种CDMA加密码字间的 动态重构,有效验证了本文提出的可重构策略的正确性与合理性。
     

FPGA多模式高效脉冲压缩工程应用

针对现代雷达系统功能需求多样化、处理数据量大的特点,提出一种基于现场可编程门阵列（FPGA）处理平台的多模式高效频域脉冲压缩方法。其快速傅里叶变换（FFT）模块采用复式FFT结构,其运算能力比基-4 Burst I/O结构提高了一倍;参考函数模块采用实时查表法,根据发射信号基本参数对参考信号进行实时生成;脉冲压缩模块进行了知识产权（IP）核封装处理,使其既能通过灵活配置适应多工作模式实用需求,又能够便利地移植和复用。采用此方法在基于Virtex-7 FPGA硬件平台上进行试验验证,结果表明,该方法能够高效地实现8192点至32768点脉冲压缩处理,处理点数多,实时性高,且处理结果满足航天工程应用要求。     

瞬时超宽带接收机初探

超高速ADC器件的模拟输入带宽达到了18GHz以上,微波接收机可以采用软件无线电设计方法进行设计,其减少了频踪、变频等环节,降低了微波系统的设备量。将传统的信号跟踪式数字信道化技术、FPGA处理阵列和DSP处理阵列应用到瞬时4GHz以上的超宽带数字接收机中,可对2~18GHz内的信号进行并行处理,其处理能力得到了极大提升。     

基于FPGA的CMOS图像传感器LUPA-4000时序设计

文章在分析CYPRESS公司CMOS图像传感器LUPA-4000驱动时序的基础上,采用现场可编程逻辑阵列(FPGA)作为其硬件实现平台,使用Verilog作为该时序设计的编程语言,设计了在其极限频率66MHz下,包含系统校时功能、积分时间可调功能、并行操作功能、多斜率积分功能和NDR(Non-destructive readout)功能的驱动时序。该设计不仅能产生正确的时序以驱动芯片正常工作,而且充分开发了该器件的辅助扩展功能,大大增加了器件使用的灵活性,有效提高了该传感器的成像品质。经软件仿真和结合硬件平台的测试证明:该设计的正确性和稳定性均满足要求。此时序设计驱动下的探测器芯片动态范围更大、工作更灵活,适合于空间探测,尤其适用于空间暗目标的动态跟踪。     

一种小型弹载瞬时测频接收机的研究与实现

为实现小体积下的瞬时测频,采用射频宽开＋特殊编码体制来实现瞬时测频的接收机。介绍了该接收机的原理组成及其实测指标,总结其优点。该接收机具有瞬时带宽大、灵敏度高、动态范围大、测频时间短、体积小、质量轻、成本低、可靠性高等特点,适合弹载等多种恶劣环境的应用。     

用VHDL硬件描述语言设计波形发生器

论述了FPGA（现场可编程门阵列）与DAC（数模转换）的联合设计，介绍了利用VHDL硬件描述语言完成波形发生的设计方法。     

Top-Down设计法在转发器本振置数及监测电路设计中的应用

介绍一种高效、简洁的 FPGA/ PL D设计方法—— Top- Down设计法 ,将其与传统的设计方法进行了比较 ,并对其优点进行了详细的叙述。通过基于 PL D的转发器本振置数和监测电路的设计 ,举例说明此方法在工程设计中的应用     

基于FPGA的无人机气压高度测量系统的研究及实现

无人机由于轻巧灵活等特点,在现代战争探测中得到广泛应用。气压高度是控制无人机正常飞行的一个很重要的参数,它是保证无人机完成任务的关键所在。目前,常用的办法是通过测量大气静压来间接测量无人机高度。一个基于FPGA的无人机气压测高系统的实现,较之单片机实现,它具有抗干扰性强,工作稳定可靠等特点。     

高动态GPS卫星信号模拟器设计与实现

介绍了高动态GPS信号模拟器的设计原理和组成,阐述了设计中的关键技术,并给出了软件和硬件实现方案。其中软件部分采用V isual Basic 6.0和V isual C 完成,硬件信号处理板采用FPGA完成,通过高速的计算机并口实现了软硬件之间通信。此系统被成功的应用到了卫星导航定位系统的研发过程中,工作性能稳定,具有了模拟器的基本功能,为验证接收机的定位性能、信号跟踪和捕获性能等提供了一个逼真的高动态信号环境。     

基于FPGA的FFT处理器设计

分析讨论了快速傅里叶变换(FFT)的算法结构,基于FFT运算特点,给出了一种采用现场可编程门阵列(FPGA)实现FFT运算的新方案。该方案采用基2算法及单元结构的设计思路,计算单元采用流水与并行结合的结构,加快了运算速度,内部接收单元采用乒乓RAM结构,扩大了数据吞吐量。MAX plusⅡ环境下的时序分析结果与基于Matlab的理论计算相一致,说明了方案设计的正确性。FPGA与FFT的结合将大幅度提高FFT的处理速度,扩大了FFT的应用领域。