基于DSP和FPGA的软件无线电平台研究

从硬件和软件两方面建立了基于DSP和FPGA的软件无线电平台。重点研究了该实验平台多模式数字调制解调的硬件实现结构、软件实现结构和不同模式之间的切换等,充分体现了软件无线电系统的灵活性、开放性和兼容性等特点。     

小波变换内核的硬件实现技术

介绍了小波变换的概念以及在图像处理中的应用。以四级小波变换为例,针对FPGA芯片的特点,详细说明了小波变换的硬件实现所面临的问题及其对应的解决方案。最后分析了用FPGA芯片实现小波变换内核的优势。     

高速多进制编码扩频技术在无线电通信系统中的应用

介绍了高速多进制编码扩频技术的基本特点和设计思路,着重讲述该技术在无线电通信系统中的实现方案,及通过应用于相应的硬件平台取得的设计效果。     

基于DAQ和FPGA开发星务软件测试平台

针对航天软件自动化测试和测试通用性要求的不断提高,提出基于DAQ（数据采集）和FPGA（现场可编程门阵列）的星务软件测试平台构建方案,在PXI（PCI eXtensions for Instrumentation,外设部件互联标准在仪器领域的扩展）系统环境下应用NI（美国国家仪器公司）的DAQ板卡和FPGA板卡实现星务软件外围数据的仿真模拟,应用Lab-VIEW编程实现信号的解析和良好的人机交互界面。在实际测试中,它能够很好地完成一系列星务软件的自动化动态测试、故障模拟测试等,大大缩短了测试周期,提高了测试效率。此平台完全满足航天软件现代化测试的要求,具有开发周期短、使用效率高、通用性强等优点。     

基于DSP+FPGA的电机伺服控制

舵机控制系统的数字伺服控制具有高可靠性、调试灵活、易于扩展等优点,通过对某舵机控制系统中数字伺服控制器功能分析,提出采用DSP+FPGA的设计方案,由DSP完成双余度无刷直流电动舵机的控制率解算、余度切换;FPGA逻辑设计完成HALL信号解码、PWM输出、A/D采集。设计有效地减少了DSP的计算和管理任务,具有极高的通用性和可扩展性,并极大地简化了系统开发过程,对舵机系统的数字伺服控制设计具有一定的指导意义。     

基于五光谱TDICCD的模拟信号发生器设计

首先介绍了延迟积分电荷耦合器件（TDICCD）的基本原理,并根据某高分辨率多光谱航天相机定制的一款五光谱TDICCD的输出特性,设计了一种基于五光谱TDICCD的模拟信号发生器,给出了该模拟信号发生器的系统组成,包括图像处理电路、数模转换电路和模拟信号滤波电路。最后通过测试验证了该系统的信号波形、信号噪声和输出图像都满足设计要求,其输出的16通道模拟五光谱TDICCD信号频率可以达到20MHz,噪声控制在10mV以内,具有高精度、多通道和低噪声等特点。目前该模拟信号发生器已成功应用到新一代高分辨率多光谱TDICCD相机成像电路系统的研制中。     

SRAM型FPGA空间应用的抗单粒子翻转设计

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转(SEU)的影响,造成FPGA逻辑错误和功能中断,因此空间应用时必须对其进行抗单粒子翻转加固设计,提高其空间应用的可靠性。文章综述了几种FPGA抗单粒子翻转的设计方法,包括三模冗余设计、动态刷新设计和动态部分可重构设计等。利用构建的测试系统,验证以上多种FPGA抗单粒子翻转设计方法的工程可实施性。     

一种面向卫星应用的新型存储器和FPGA设计与实现

可靠性对在轨卫星的安全意义重大。由于空间环境辐射和单粒子效应,卫星系统多次发生在轨异常,对在轨卫星系统工作的连续性、稳定性和安全性造成了严重影响。文章针对卫星在轨空间环境和单粒子问题,提出一种基于铁电材料的高可靠、抗辐射的CPU和FPGA解决方案。一方面,设计了和通用接口兼容的新型铁电存储器,其抗辐射总剂量大于10000Krads（Si）,对单粒子效应几乎具有完全的免疫能力;另一方面,设计了基于铁电编程单元的新型FPGA,该FPGA不需要外部PROM,具有很好的经济性和应用前景。     

小型一体化编码式太阳敏感器信号处理技术

为实现编码式太阳敏感器小型一体化设计,研究编码式太阳敏感器细分角度计算的坐标旋转数字计算机（CORDIC,coordinate rotation digital computer）算法,在FPGA中实现包括数据采集、角度计算、通信协议等全部敏感器数字信号处理功能,并在此基础上研制专用ASIC芯片.采用挠性连接技术完成整机的微型化组装,最终实现了整机质量0.5 kg、功耗0.5 W、测角精度 0.05°(3σ)、分辨率14″、数据刷新率40 Hz的设计指标.采用单片FPGA实现的编码式太阳敏感器信号处理电路体积小、精度高,是实现产品小型化设计的关键环节.     

基于MATLAB-Modelsim-ISE/Quartus的FPGA联合开发设计

介绍了一种基于MATLAB-Modelsim-ISE/Quartus的FPGA联合开发设计方法,将MATLAB强大的算法建模、数据产生、数据分析及数据可视化能力与Modelsim优秀HDL仿真功能进行有效结合,以加速FPGA开发调试及验证。以Gardner定时同步算法的开发为例进行说明,给出了联合开发设计的详细步骤。用实例说明了这种FPGA联合开发设计的可行性及有效性。