常用雷达视频信号处理算法在FPGA上的实现

采用FPGA技术对雷达原始的视频信号进行求模、视频积累与恒虚警检测处理,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。详细介绍了求模、视频积累以及恒虚警算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行雷达视频信号处理的优势。     

基于MCS-51的应用系统可重构加密技术的设计与实现

为防止MCS-51单片机应用系统被未经授权的仿造,可以通过改变系统的硬件电路及软件程序对单片机应用系统加密。本文在以Intel公司的MCS-51系列单片机为例来介绍单片机应用系统的通用加密技术基础上,分析了其优缺点,并提出一种硬件结合软件、虚实地址相互变换的综合实时加密技术可重构加密技术,以实现单片机应用系统的软硬件综合加密。     

基于FPGA+DSP的X射线脉冲星导航原理样机的设计与实现

为了验证X射线脉冲星导航算法在星载计算机环境下的实时性和适用性,设计了基于FPGA+DSP架构的X射线脉冲星导航原理样机,导航原理样机中的FPGA用于系统的逻辑控制以及光子数据的存储;DSP则用于将接收到的光子数据进行转换、脉冲折叠、脉冲数据互相关处理、数据插值以及最小二乘滤波等算法。最后搭建了X射线脉冲星导航地面半物理仿真系统,系统以光子到达时间残差作为观测量,结合卫星轨道动力学模型,基于滤波算法实现航天器的导航定位。仿真结果表明,导航位置误差优于10 km,速度误差优于1 km/s。     

星图质心提取的实时性研究

数据更新率是衡量星敏感器性能的一个重要参数,高数据更新率对质心提取的实时性提出了更高的要求.FPGA(现场可编程门阵列)具有快速逻辑运算和并行处理结构的特点,针对这些特点对质心提取过程进行研究.使用FP-GA内部的高速存储器作为缓存,提高对数据的读取速度.将质心提取中的阈值分割、星点像素提取和质心计算3个过程进行并行处...     

单板双机嵌入式486容错子系统的设计

针对空间辐射环境中比较容易发生的单粒子翻转事件 ,提出一种低成本的商用器件解决方案———单板双机嵌入式容错子系统。该子系统把两个相对独立的嵌入式 4 86单机通过现场可编程门阵列 (FPGA)耦合起来 ,双机通信和数据比对都通过FPGA来完成 ,同时通过数据比对发现和消除单粒子翻转 (SEU)所引起的错误。由于系统中应用了较多超大规模集成电路 ,系统非常紧凑 ,用单板就实现了一个容错子系统     

基于FPGA的BOC(1,1)信号捕获技术

BOC调制是新一代卫星导航系统中广泛采用的调制方式,在时域上具有多峰值特性,副峰的存在增加了捕获的难度。采用自相关副峰消除技术(ASPeCT)在原有的BOC码相关支路的基础上增加一条伪码相关支路,可以有效削弱码相位检测函数的副峰,避免误捕获,是一种性能良好的BOC信号捕获技术。提出一种采用二维并行快速搜索的在FPGA芯片中实现ASPeCT捕获技术的方案,可以显著缩短捕获时间。在理论分析和仿真验证的基础上,采用Verilog硬件描述语言在接收机FPGA+DSP平台上编程实现,在露天测试中,成功捕获到Galileo E1B卫星导航信号,并对ChipScope采集的数字中频信号的多普勒频率和码相位静态捕获结果进行验证,与同一段信号的Matlab仿真结果一致,证明所提出的技术方案正确合理可行。     

SDRAM在机载显示系统中的研究应用

飞机座舱显示系统是航电电子系统的重要组成部分,在机载显示器实时视频图像处理中,通常都要对视频图像进行缓存,因此需要大容量的存储器。传统的SRAM由于成本高、速率慢,已经无法满足视频处理对存储器的要求,SDRAM速率快、容量大、体积小,是比较理想的器件。提出一种基于SDRAM的设计,在DVI视频处理电路中可以实现对1600×1200的视频做图像缓存处理,可以在航电显示系统中用于视频缩放、视频压缩、视频增强等。     

光学捷联基准导航计算机设计与实现

为满足当前光学捷联基准解算精度高、低功耗、小型化的需求,设计了一种基于现场可编程门阵列（FPGA）和数字信号处理器（DSP）为核心的嵌入式导航计算机。对导航计算机（ENC）硬件设计进行了阐述,并重点研究了导航计算机信息处理模块（MPM）和数据采集通信模块（DCM）的协同使用,充分体现了DSP和FPGA联合使用的优点。其次,研究了基于主惯导航向和计程仪速度组合的Kalman滤波器设计,以解决长时间工作对系统精度的影响。最后,将该导航计算机实际应用于捷联基准中,通过半实物仿真试验,验证了导航计算机硬件方案的可行性和Kalman滤波器设计的合理性。结果表明,基于FPGA和DSP双核的嵌入式导航计算机性能稳定,设计合理,满足光学捷联基准高精度、低功耗的使用要求。     

基于WSN的航空器装配制造过程数字采集技术研究

研究了基于WSN的航空器装配制造过程数字采集系统与数字化柔性装配技术中可以延长系统生命期和构建通用平台的关键问题,如数据采集协议、数据编码、传感器节点的调度、传感器节点及汇聚节点的硬件DSP/FPGA设计等.     

基于 FPGA 的 DVI 视频接收器设计

针对目前 DVI 视频传输的大规模应用,给出了一个符合 DVI1.0规范的基于 Xilinx Virtex-5 FPGA的 DVI视频接收器的实现方法.该方法利用简单的电阻电容和 FPGA内置数字控制阻抗(DCI)功能来实现TMDS电平的转换,利用 FPGA 内置的 DDR 和 ISERDES 实现 DVI 数据的串并转换,利用 FPGA 内置时钟资源实现时钟恢复和相位调整,最后经过逻辑解码,输出并行带同步信号的视频数据