扩频测控信号捕获算法研究与工程化实现

提出一种扩频测控信号捕获算法的设计方案,在详细分析适合扩频测控信号快速捕获算法的基础上,设计程序实现总体框图,并对程序中存在的同步问题给出实际解决方法。通过FPGA程序调试,成功实现对扩频测控信号的实际捕获。结果证明,在45dB-Hz左右低载噪比条件下仍可在0.122 s内实现对测控信号的快速捕获。     

基于FPGA中CLB结构模型的内部进化及其容错

内部进化是研究在线可进化硬件的方法,可用于实现容错、自适应的航天器硬件系统.现场可编程门阵列(FPGA,Field Programmable Gate Array)是目前实现数字电路进化的主要可编程逻辑器件.本文分析了FPGA的结构特点,对其基本组成单元可配置逻辑块(CLB,Configurable Logic Block)的结构进行了简化,提出一种可编程逻辑器件模型,设计了一种基于该模型的内部进化方法,并实现了一个内部进化系统.采用故障注入的方法对内部进化的容错特性进行了研究,讨论了可进化硬件实现容错的条件.     

航天器遥控FPGA片上容错设计技术研究

结合深空探测项目研制任务研究遥控数据接收处理电路FPGA片上容错设计技术。在研究航天器遥控数据接收处理电路数据模型的基础上,提出遥控数据接收处理电路FPGA片上小粒度自主备份容错设计方法;应用此新方法进行遥控指令通道FPGA设计优化;针对FPGA缺陷成团性,进行遥控指令通道FPGA布局优化,最终设计出能够自主容错,容错能力更强,可以应对缺陷成团性影响的新一代遥控指令通道FPGA。这一FPGA的实现,验证了文中提出的新方法,也为未来深空探测项目、微小卫星等提供新的遥控产品。     

基于FPGA的M位并行分布式算法的FIR滤波器设计

介绍基于查找表结构的分布式算法的基本原理,提出M位并行分布式算法的实现方法。以2位并行分布式算法结构的FIR滤波器设计为例,在Altera Cyclone系列芯片上实现32阶12位FIR滤波器,并对其性能和资源占用进行分析。     

基于FFT的扩频码快捕模块的设计实现

介绍基于FFT的扩频码快速捕获原理,给出一种利用探测数据跳变来降低数据调制带来的检测信噪比损失的方法,并对快捕模块的核心单元——采样率转换单元和FFT/IFFT计算单元的FPGA实现进行详细的论述。仿真和实验结果表明,该方法在高数据率调制和低信噪比的情况下实现了扩频码的快速捕获和硬件资源的合理利用。     

基于FPGA的硬件ECC校验的设计与实现

随着存储技术的高速发展,以NAND FLASH为存储介质的存储系统具有存储密度高、容量大、体积小、功耗低和成本低等优点,因此NAND FLASH在不同的领域都得到了广泛的应用。然而,由于NAND FLASH本身的工艺局限性,其数据在传输与存储过程中可能发生"位翻转"的现象,故为了保证存储数据的可靠性,NAND FLASH存储系统在使用过程中需要伴随一定的检错与纠错机制。在对常用的NAND FLASH存储系统校验算法进行简要介绍的基础上,结合NAND FLASH的本身特性,确定在系统中使用ECC校验。对ECC校验的原理及FPGA设计实现进行了阐述,并对设计实现进行了功能仿真和试验验证。     

一种高效数字上变频器及其FPGA实现

数字上变频是软件无线电的关键技术之一。文章首先介绍了数字上变频器的基本原理和组成结构,并对其核心部件之一的CIC滤波器进行了改进,提出了一种能实现任意整数倍内插的高效完全非递归结构,并在ModelSim下进行了仿真。最后,在QuartusII下对使用该结构Sharpened CIC滤波器的数字上变频器系统进行了综合与仿真。     

基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计

现代高科技战争对雷达系统设备的功能与性能提出了越来越高的要求，信号发生器作为雷达系统的重要组成部分也面临着更高的挑战，尤其是在体积、重量、功耗以及性能等方面要求越来越严格。分析了目前信号发生器的设计方法及其优缺点，并提出了一种基于FPGA＋DSP＋DDS芯片的雷达信号发生器设计方法，信号发生器具有频率分辨率高、噪声低、体积小、功耗低和控制简单等特点，且在某型产品中成功应用。     

基于VHDL的I^2C总线IP核的设计

简述了I~2C总线的特点；并详细描述了一种在FPGA中实现I~2C总线IP核的设计方法；最后给出I~2C总线IP核在主模式下的收发数据仿真时序图以及实现结果。     

基于CPLD/FPGA的串行异步通信(UART)接口电路设计

UART（Universal Asynchronous Receiver Transmitter 通用异步收发器）是广泛使用的串行数据传输协议。UART允许在串行链路上进行全双工的通信。通过应用EDA技术，基于CPLD／FPGA器件设计与实现UART的波特率产生器、UART发送器和接收器及其整合电路，目的是熟练运用VHD语言，掌握CPLD芯片的使用。