A follow-up of in-orbit observations of radiation-induced effects in commercial of the shelf memories on-board Alsat-1

This paper presents a follow-up of the results of an 8-year study on radiation effects in commercial off the shelf (COTS) memory devices operating within the on-board data handling system of the Algerian micro-satellite Alsat-1 in a Low-Earth Orbit (LEO). A statistical analysis of single-event upset (SEU) and multiple-bit upset (MBU) activity in commercial memories on-board the Alsat-1 primary On-Board Computer (OBC-386) is given. The OBC-386 is an Intel 80C386EX based system that plays a dual role for Alsat-1, acting as the key component of the payload computer as well as the command and control computer for the micro-satellite. The in-orbit observations show that the typical SEU rate at Alsat-1’s orbit is 4.04 × 10⁻⁷ SEU/bit/day, where 98.6% of these SEUs cause single-bit errors, 1.22% cause double-byte errors, and the remaining SEUs result in multiple-bit and severe errors.     

基于FPGA技术的多功能接口控制卡设计

随着测试技术的不断发展,为了满足信号种类、数量繁多的测试需求,考虑实现多路接口信号的复用、处理,提出了基于FPGA技术的开关阵列,及信号采集和激励的设计方案.实现了信号的多路复用、交叉互连、采集和激励,也充分考虑到系统扩展性和性能增长能力,以及实施方案的先进性、可行性,将实用有效地满足自动化测试需求.     

基于FPGA的数字存储示波器

基于FPGA的数字存储示波器,以可编程逻辑器件ACEX1K30TC144-3和89c51单片机为核心,由通道输入调整、数据采集、数据处理、波形显示和操作面板等功能模块组成.系统中的数据采集及数据处理模块,采用了FPGA内制的RAM IP核,使系统的工作频率基本不受外围器件影响,经maxplusⅡ延时分析,其内核频率可以达到40 MHz以上,这对于数据处理速度和实时性要求比较高的应用领域具有重要的意义.     

基于NiosII的SoPC系统在时统系统中的应用开发

N iosII处理器是一种用户可随时配置和构建的32位指令集和数据通道的嵌入式系统微处理器IP核,与传统的8/16位系统相比,无论处理器的结构还是开发手段上都发生了较大变化。本文主要介绍了N iosII的性能特点和基于N iosII的SoPC系统的功能构架,给出了基于N iosII处理器的SoPC系统在时统系统中的一种应用方案。其中重点介绍了该方案的SoPC系统设计实现和软件设计实现。     

电容成像传感器优化设计及其试验研究

为了减小电容层析成像(Electrical Capacitance Tomography,ECT)传感器相邻极板间耦合电容引起电容测量时的噪声值,设计了差分电极传感器系统并对差分电极与测量电极距离进行参数优化。实验系统采用现场可编程门阵列(Field Programmable Gate Array,FPGA)直接数字频率生成模块生成数字量的正弦激励信号,通过D/A转化为正负交流信号分别对测量电极和差分电极进行激励。差分电极与测量电极到管道中点的距离比例约1:1.2时传感器灵敏度最佳,仿真图像误差降低至0.23,图像相关系数提升到0.84;实验中空场时的系统平均信噪比比普通传感器提升了5.10dB,满场时的系统平均信噪比提升了4.50dB,相邻电极对的静止电容减少至38%,而电容变化占用最多测量值,即62%。差分电极传感器系统经过电极之间距离的优化设计,传感器系统性能得到提升,通过实验验证其可行性,并且能够应用在滑油监测。     

基于FPGA的星敏感器探测器制冷控制系统

星敏感器探测器用于得到精确的星图数据以解算出高精度的位置、姿态等信息。而星敏感器在轨运行时,需要控制探测器的工作温度,使其工作性能稳定可靠。文章提出了一种基于FPGA的星敏感器探测器制冷控制系统。该系统采用分段式数字PID控制算法生成脉冲宽度调制PWM波驱动半导体制冷器进行高精度制冷,电路结构简单、可靠性高。通过试验验证,该系统具有制冷响应快、超调量小、控温精度高的特点,控温精度可达±0.25℃。     

基于未加权区域采样的直线反走样算法

直线作为组成图形的基本元素,其生成方法一直是计算机图形学研究的基础内容之一.针对非垂直且非水平直线在光栅图形显示器存在的走样现象,结合经典的Bresenham算法和未加权区域采样思想,提出一种新的反走样直线生成算法.相比于传统的未加权区域采样以及Wu算法,该算法主要利用整数加减运算完成直线的反走样,计算简单,利于FPGA(Field Programmable Gate Array)硬件实现.仿真结果表明:新算法的仿真速度约为传统未加权区域采样的3倍,与Wu算法仿真速度相当;利用Wu算法生成的直线平滑性较好,但是沿着直线方向的某些相邻像素灰度值相差较大,而新算法生成的直线不但平滑效果好,而且沿直线方向相邻像素灰度值相差不大,因此,相比于Wu算法,新算法反走样效果更佳.     

基于FFT的DSSS系统变换域窄带干扰抑制技术的研究

为了消除直接扩频系统中的窄带干扰,采用变换域中的频域抗窄带干扰方法。根据直接序列扩频信号与窄带干扰信号在频域能量分布不同这一特性,利用快速傅里叶变换实现窄带干扰信号的实时检测和抑制。采用Verilog HDL硬件描述语言对算法进行基于FPGA实现的可综合的描述,最后在硬件测试平台上进行性能测试,测试结果表明带有窄带干扰的扩频序列通过窄带抑制模块后能够有效抑制窄带干扰。     

FPGA实现高速全并行DFT／IDFT处理器的设计

文章介绍了采用Xilinx公司的Virtex4系列FPGA设计高速接收机中的DFWIDFT处理器的实现方法及技巧。充分利用Virtex4芯片的硬件资源,减少复杂逻辑,采用流水方式对复数数据实现了数字下变频、加窗、DFT、滤波、IDFT等运算。整个设计采用流水与并行方式,尽量避免瓶颈的出现,提高系统时钟频率,达到高速处理,满足高速解调的要求。     

一种多输入情况下FPGA跨时钟域的解决方法

采用异步FIFO是解决多比特数据跨时钟域传递的一种有效方法。在异步FFIO的基础之上提出一种通过扩展FIFO位宽,实现伴随门控信息与数据同时转换的新方法。与传统方法相比较,新方法具有更好的同步性。