FY-4闪电成像仪实时事件处理器(RTEP)的FPGA设计研究

闪电是中尺度,特别是中-γ尺度天气系统研究的有力工具。闪电成像仪主要利用4种方法 组合来实现闪电信号的增强与探测。这4种方法是:光谱滤波、空间滤波、时间滤波、帧-帧背景去除。实时 事件处理器(RTEP)是实现帧一帧背景去除的最为有效的手段,它是提取闪电信号的重要途径。实时事件处 理器是一个实时数字信号处理系统,在2ms的时间内要完成12 bit量化的512×512个像素的信号数据处理, 探测出闪电信号。文章论述了实时事件处理器RTEP的必要性,实现原理,以及FPGA实现方案。     

基于FPGA设计的功能仿真和时序仿真

介绍了FPGA设计流程中的仿真应用;详细讨论了FPGA设计的功能仿真和时序仿真的各个步骤,重点阐述了仿真激励的添加方法和仿真库的编译等。     

SOI工艺抗辐照SRAM型FPGA设计与实现

为提升SRAM型FPGA电路块存储器和配置存储器抗单粒子翻转性能，本文提出一种脉冲屏蔽SRAM单元结构。该结构通过在标准的六管单元中加入延迟结构,增大单元对单粒子事件响应时间，实现对粒子入射产生的脉冲电流屏蔽作用。以64k SRAM作为验证电路进行单粒子翻转性能对比，电路的抗单粒子翻转阈值由采用标准六管单元的抗单粒子翻转阈值大于25 MeV·cm 2·mg -1 提升至大于45 MeV·cm 2·mg -1 ，加固单元面积较标准六管单元增大约21.3%。30万门级抗辐照FPGA电路通过脉冲屏蔽单元结合抗辐照SOI工艺实现，其抗辐照指标分别为：抗单粒子翻转阈值大于37.3 MeV·cm 2·mg -1 ，抗单粒子锁定阈值大于99.8 MeV·cm 2·mg -1 ，抗电离总剂量能力大于200 krad(Si)。     

专用指令集在基于FPGA的神经网络加速器中的应用#br#

近年来，表现出极其优越性能的神经网络算法对硬件算力的要求逐渐提高.在一些低功耗场景如星载系统中，拥有可编程重构、高并行等特性的FPGA是神经网络算法较为合适的硬件加速平台.为了解决传统神经网络硬件加速器设计中片内资源消耗大、各功能模块耦合性高等问题，设计实现了一套专用AI指令集并应用在了基于FPGA的神经网络加速器的设计中.文章首先介绍了该指令集的设计方案.整个指令集由指令寄存器、指令解释器、指令转发模块、内存管理单元和多个模块构成.通过该指令集可实现对不同模块的复用，降低模块之间的耦合性.并以YOLOV3 Tiny网络模型为例，对比了平铺式和指令控制式两种加速方案的逻辑资源的消耗.验证了应用专用指令集可以减少约50%的FPGA逻辑资源的使用.     

BTT导弹神经网络直接逆控制算法的FPGA实现研究

针对BTT导弹控制系统中导弹模型的非线性和强耦合的特点,应用逆7系统和神经网络相结合的方法建立了导弹的逆模型.并以俯仰通道为例,设计了逆控制算法的BP神经网络结构,采用Verilog HDL编写了BP神经网络各个功能模块,并将其在FPGA上实现.通过神经网络逆控制算法在FPGA硬件实现和通用计算机上软件实现的对比,表明...     

一种基于人工免疫系统的FPGA容错方法

通过对人工免疫系统容错性的分析和研究,提出了将人工免疫系统应用于硬件容错的4个条件.在此基础上设计了一种仿照人体细胞结构的新型FPGA可编程逻辑单元和一种基于人工免疫系统的容错方法.最后通过实验模拟故障的方法对该设计和容错方案的正确性和有效性进行了验证.     

基于PowerPC8640的PCI-E总线接口设计

PCI-E总线因为其自身的特点和关键技术优势,被公认为下一代总线标准。PowerPC8640内部集成有PCI-E接口,同时本身是一款高性能的处理器。重点介绍了PowerPC8640集成的PCI-E接口的特征以及软件初始化流程,PowerPC8640的PCI-E接口作为主设备,设计了两种PCI-E从设备的实现方式：使用FPGA的PCI-E硬核和专用PCI-E转PCI的芯片PEX8112,实现PCI-E的通信。经加电试验,所有功能都已实现,表明采用PowerPC8640实现PCI-E的方法可行,而且简化了硬件设计和软件开发。     

机载固态硬盘的IDE接口设计

机载设备的数据处理往往需要大容量的固态存储器,目前大容量FLASH存储阵列和机载计算机之间的数据交换还没有形成统一的接口标准,接口设计也因为不同的设计者和应用场合而差异多样,这在一定程度上影响了FLASH存储阵列在机载数据存储中的发展和应用。在FLASH存储阵列和计算机主机数据传输的几种接口形式中,IDE接口具有实现技术较为简单、兼容性强等优点。采用FPGA设计并实现固态IDE接口,实现FLASH存储阵列和主机之间的数据传输,标准固态IDE接口的设计实现有助于促进FLASH大容量存储阵列的发展和应用。     

Design of an FPGA-based electronic flow regulator (EFR) for spacecraft propulsion system

This paper describes a scheme for electronically regulating the flow of propellant to the thruster from a high-pressure storage tank used in spacecraft application. Precise flow delivery of propellant to thrusters ensures propulsion system operation at best efficiency by maximizing the propellant and power utilization for the mission. The proposed field programmable gate array (FPGA) based electronic flow regulator (EFR) is used to ensure precise flow of propellant to the thrusters from a high-pressure storage tank used in spacecraft application. This paper presents hardware and software design of electronic flow regulator and implementation of the regulation logic onto an FPGA.     

A follow-up of in-orbit observations of radiation-induced effects in commercial of the shelf memories on-board Alsat-1

This paper presents a follow-up of the results of an 8-year study on radiation effects in commercial off the shelf (COTS) memory devices operating within the on-board data handling system of the Algerian micro-satellite Alsat-1 in a Low-Earth Orbit (LEO). A statistical analysis of single-event upset (SEU) and multiple-bit upset (MBU) activity in commercial memories on-board the Alsat-1 primary On-Board Computer (OBC-386) is given. The OBC-386 is an Intel 80C386EX based system that plays a dual role for Alsat-1, acting as the key component of the payload computer as well as the command and control computer for the micro-satellite. The in-orbit observations show that the typical SEU rate at Alsat-1’s orbit is 4.04 × 10⁻⁷ SEU/bit/day, where 98.6% of these SEUs cause single-bit errors, 1.22% cause double-byte errors, and the remaining SEUs result in multiple-bit and severe errors.