全文获取类型
收费全文 | 1640篇 |
免费 | 220篇 |
国内免费 | 170篇 |
专业分类
航空 | 910篇 |
航天技术 | 422篇 |
综合类 | 197篇 |
航天 | 501篇 |
出版年
2024年 | 16篇 |
2023年 | 26篇 |
2022年 | 49篇 |
2021年 | 62篇 |
2020年 | 32篇 |
2019年 | 34篇 |
2018年 | 46篇 |
2017年 | 51篇 |
2016年 | 62篇 |
2015年 | 78篇 |
2014年 | 100篇 |
2013年 | 97篇 |
2012年 | 101篇 |
2011年 | 128篇 |
2010年 | 79篇 |
2009年 | 84篇 |
2008年 | 77篇 |
2007年 | 92篇 |
2006年 | 100篇 |
2005年 | 105篇 |
2004年 | 79篇 |
2003年 | 101篇 |
2002年 | 80篇 |
2001年 | 56篇 |
2000年 | 46篇 |
1999年 | 32篇 |
1998年 | 40篇 |
1997年 | 36篇 |
1996年 | 15篇 |
1995年 | 22篇 |
1994年 | 13篇 |
1993年 | 13篇 |
1992年 | 15篇 |
1991年 | 10篇 |
1990年 | 19篇 |
1989年 | 9篇 |
1988年 | 14篇 |
1987年 | 6篇 |
1986年 | 4篇 |
1984年 | 1篇 |
排序方式: 共有2030条查询结果,搜索用时 31 毫秒
61.
62.
小型固定翼无人机集群综述和未来发展综述 总被引:8,自引:6,他引:2
围绕小型固定翼无人机集群这一难度高、发展快、应用前景广阔、多学科交叉的新方向,从集群系统内涵、现有典型项目、关键技术3个角度综述了国内外小型固定翼无人机集群的研究现状。在系统梳理集群系统内涵和应用优势的基础上,从集群协同模式探索、分布指挥体系构建、核心关键技术突破和集群验证等4个视角总结现有典型项目,从体系架构、通信组网、决策与规划、飞机平台、集群飞行、集群安全与集群指控等7个核心点综述了技术研究现状。最后,综合小型固定翼无人机集群中亟需解决的关键技术,展望了这一领域未来的发展趋势。 相似文献
63.
温室监控系统是对温室环境中温度、湿度、光照度等环境因子实施监测与调控的农业设施,可确保农作物获得最适宜的生长发育环境。针对现有温室监控系统在通信上存在距离受限、组网复杂、能耗高且基本仅能实现单个温室控制的问题,设计了一种基于LoRa和NB-IoT相结合的智慧温室群远程监控系统通信模式。该模式以STM32F103C8T6单片机为核心控制器件,采用ATK-LoRa SX1278和NB-IoT模块自组无线通信网实现数据的远程交互。测试结果表明:采用该通信模式可实现温室群中各温室间距离在2km范围内的数据采集、处理和传输,其通信距离远、功耗低,数据传输可靠性符合现代化农业物联网的需求。 相似文献
64.
对采用时分多址轮询建链体制的导航星座星间链路网络,为了指导星间链路网络地面前向数据接入的应用,分析了不同地面前向数据接入方式的星-星-地联合数据交互机制及其对网络通信性能的影响,并结合应用代价给出了综合评价和使用建议.以前向数据最快路径接入方式和固定节点接入方式为代表,分析了星间链路网络与地面间星-星-地联合数据交互机... 相似文献
65.
卷积神经网络庞大的权重参数和复杂的网络层结构,使其计算复杂度过高,所需的计算资源和存储资源也随着网络层数的增加而快速增长,难以在资源和功耗有严苛要求的机载嵌入式计算系统中部署,制约了机载嵌入式计算系统朝着高智能化发展。针对资源受限的机载嵌入式计算系统对超轻量化智能计算的需求,提出一套全流程的卷积神经网络模型优化加速方法,在对算法模型进行超轻量化处理后,通过组合加速算子搭建卷积神经网络加速器,并基于FPGA开展网络模型推理过程的功能验证。结果证明:本文搭建的加速器能够显著降低硬件资源占用率,获得良好的算法加速比,对机载嵌入式智能计算系统设计具有重要意义。 相似文献
66.
复杂软件系统往往由不同地域的研发团队采用不同的开发工具来协同完成,研发过程中存在数据难以集成的问题.基于开放式生命周期协作服务(OSLC)规范来设计软件协同开发数据接口,有利于提高软件协同开发的效率.首次结合工厂模式和OSLC规范设计并实现数据集成接口,将不同工具的数据集成抽象成统一的公共接口,从而采用统一的数据接口和... 相似文献
67.
为了满足在一个系统中使用多码率低密度奇偶校验(LDPC)码字的需求,设计了一个多码率准循环LDPC(QC LDPC)码编码器;按照功能,将编码器分成输入缓存单元(ISU)、生成矩阵存储单元(GMSU)、矩阵乘法运算单元(MMU)以及输出缓存单元(OSU)4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列(FPGA)EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。 相似文献
68.
69.
70.