航空电子设备NSEE试验评价方法

本文定义了航空电子设备大气中子单粒子效应(NSEE)硬失效、硬错误与软错误等大气中子辐射可靠性表征参数,提出了一套航空电子设备抗大气中子单粒子效应危害能力的试验评价方法,包括试验应力终止条件与起始条件的确定方法、M_NSEE预估方法、试验程序、试验评价方法等,并通过某航空用卫星导航接收机试验案例证明了该方法在工程应用中的可操作性与有效性,通过掌握数字信号处理(DSP)、静态随机存储器(SRAM)、现场可编程门阵列(FPGA)的NSEE敏感特性,可为航空用卫星导航接收机NSEE危害防控提供针对性的技术支持.本文为我国航空电子产品大气中子单粒子效应试验评价奠定了理论与应用基础,同时也为其他电子信息产品在大气中子单粒子效应试验评价方面提供了重要依据和参考.      

《模具制造工艺》课程设计改革初探

阐述在《模具制造工艺》课程设计中进行教学改革的几项具体措施,重点介绍课程设计指导课的内容编排,对课程设计中的常见错误进行归纳和剖析。     

一种双模互锁的容软错误静态锁存器

针对太空环境下粒子辐射引发的软错误已经成为芯片失效的主导原因,提出一种容软错误锁存器结构——DIL\|SET。该结构在内部构建基于C单元的双模互锁结构,针对单事件翻转进行防护。ISCAS\|89标准电路在UMC 018μm工艺下的实验表明,使用DIL\|SET代替未经加固的静态锁存器,面积开销增加499%～5347%,软错误率平均下降99%以上。
     

基于Markov链的FSM容软错误设计

随着深亚微米工艺的广泛应用,持续攀升的软错误率对宇航设备的电路可靠性造成了极大影响。针对现有冗余防护技术面积开销大的不足,将概率统计的思想运用到有限状态机（FSM）的软容错设计上,提出了选择部分状态冗余的容错方法。在Markov链模型的基础上,计算出各状态概率,从而为状态冗余提供依据。与未经选择状态冗余的电路相比,以平均增加14.9%的面积开销为代价,这种电路可屏蔽87.6%的时序逻辑单翻转（SEU）。
     

一种可用于Yacc的自动错误恢复方法

本文给出了一种使用 yacc 时的错误恢复方法,其基本思想是当出现语法错误时,超前看有限个单词,并利用超前单词的信息来纠正错误.文中错误恢复的原则是不回退分析栈,因而避免了实际中不可能做的语义回退。同 yacc 现有的错误恢复方法相比,文中的方法不需要用户关心构造编译时的错误恢复问题,用户所要做的工作只是提交 yacc 一份正确的语法产生式,错误恢复同分析程序一样也可以从产生式自动生成.本文阐明了这一方法的理论基础。以及在 yacc 环境下的实现方法,并以一个实例说明了这一方法的有效性。最后,本文还对这一方法提出进一步改进的途径.     

姚编《中国航空史》一书原则错误不少

今年3月中,中国航空报的副总编王钟强,寄来他在该报发表的大作《圆梦之作》(99年3月26日),对姚峻等人所编写的《中国航空史》一书作了较高的评价,该文本身就是错误的.其实1987年6月西工大出版社就出版了姜长英编著的《中国航空史》一书.我对姚书拜读(粗读)后,发觉问题不少.在文字上我没多大意见,但编写中国航空史应是姜老首创吧,姚书早不是圆梦之作了.     

ATC模拟系统中存贮系统的容错技术

ATC 模拟系统是一个比较复杂的,实时性很强的控制系统,要求整个系统的可靠性很高。而对于一个系统来讲,其中央存贮系统是保证整个系统正常工作的关键部件之一。在我们引进的系统中,它的容错技术在设计上有其独到之处。本文就其存贮系统的结构、容错技术及支持电路这三部分予以说明和论述,仅供同行参考。     

基于一致关联数最大化的航迹关联算法

航迹关联(TTTA)是多传感器数据融合系统的核心模块之一,是系统误差估计和航迹融合的前提和基础。传感器存在的固有系统误差使得目标位置状态估计与真值发生偏离,容易诱发TTTA错误。传统的基于全局最小距离准则的TTTA算法,需要获得较高精度的系统误差估计,来对航迹数据进行误差补偿。针对传感器具有系统误差环境下的TTTA问题,在对TTTA进行间接评估的基础上,定义了一致关联数的概念,提出了一致关联数最大化的TTTA准则,并在稳健交替迭代的框架下完成算法设计。与距离函数不同,一致关联数是一个离散量,放松了对系统误差估计精度的要求。最后,仿真实验验证了所提算法的有效性。     

VLSI门级及功能级混合测试生成技术

介绍了混合形式自动测试图形生成技术,该技术将门级测试图形生成技术与在线路高一级抽象形式上进行测试生成技术相结合。利用该技术开发的自动测试生成程序在内附检测器自动植入模块后可用于VLSI线路的设计系统。     

基于130nm 工艺嵌入式SRAM 单粒子软错误加固技术研究

在空间环境中,嵌入式SRAM 易受高能粒子的作用发生单粒子软错误,针对这一现象,文章研究了深亚微米工艺下嵌入式SRAM 的单粒子软错误加固技术,提出了版图级、电路级与系统级加固技术相结合的SRAM 加固方法以实现减小硬件开销、提高抗单粒子软错误的能力。并基于该方法设计了电路级与TMR(三模冗余)系统级加固相结合、电路级与EDAC(纠检错码)系统级加固相结合和只做电路级加固的3 种测试芯片。在兰州近物所使用Kr 粒子对所设计的测试芯片进行单粒子软错误实验,实验结果表明,系统级加固的SRAM 抗单粒子软错误能力与写入频率有关,其中当SRAM 的写入频率小于0. 1s 时,较只做电路级加固的芯片,系统级和电路级加固相结合的SRAM 可实现翻转bit 数降低2 个数量级,从而大大优化了SRAM 抗单粒子软错误的性能。并根据实验数据量化了加固措施、写频率和SRAM 单粒子翻转截面之间的关系,以指导在抗辐照ASIC(专用集成电路)设计中同时兼顾资源开销和可靠性的SRAM 加固方案的选择。