基于同步双口SRAM的原子磁强计磁共振相位提取系统设计

针对原子磁强计磁共振激励信号相位提取过程中,数据量大、实时性强、同步要求高等特点,设计了一种基于同步双口SRAM的磁共振相位信息提取系统。首先利用FPGA控制高速同步采样AD进行数据转换;然后经同步双口SRAM实现数据的高速缓存和同步读写;最后由DSP经外部中断触发定时读取缓存的数据,并进行数字锁相处理,提取相位信息。实验结果表明:该系统对频率为35~350kHz之间的正弦信号相位提取稳定度达到0.006°,满足原子磁强计静态噪声小于20pT的应用要求。     

相敏检波法在硬支承动平衡检测中的应用

为了检测硬支承情况下转子的不平衡量,针对目前常用相敏检波电路的缺点,提出了一种模拟乘法器式检测转子旋转过程中不平衡量大小和相位的相敏检波法。描述了此方法的原理,运用此方法设计了检测电路,实现了预期的目的。     

EHF频段低噪声接收机

文章描述了为某预研课题研制的7套EHF频段低噪声接收机组成、设计及测试结果。接收机实现44GHz的低噪声放大、44GHz/4GHz的变频、中频放大等功能,7套接收机噪声系数3～5．3dB,典型增益55～58dB,输出1 dB压缩点均大于15 dBm。本振部分采用恒温槽晶振和锁相倍频技术,提供稳定的微波本振信号。     

分析采用集成鉴频-鉴相器的锁相环捕捉性能的一种近似方法

本文简要推导了在数字锁相环中广泛使用的集成鉴频-鉴相器的鉴相特性与鉴频特性,并对鉴频特性采用线性近似方法,用来分析、计算使用这种鉴相器的锁相环的捕捉性能。     

数字锁相解调器的优化设计

数字锁相解调器是电磁无损检测中弱信号处理的重要方法,针对其性能优化,设计一种引入卡尔曼滤波器的数字锁相解调器,该解调器兼具了强抗噪能力及良好的动态跟踪响应特性。利用卡尔曼低通滤波器截止频率随迭代次数下降的特性,结合零点频率,设计了数字锁相解调器中的低通滤波环节,实现了非常窄的锁相带通,进而提高了抗击强噪声干扰能力。此外,利用卡尔曼滤波器的迭代预测-更新特点,实现了数字锁相解调器较小的响应时间,进而改善了数字锁相解调器的动态跟踪响应特性。仿真和检测实验证明所设计数字锁相解调器具有较高的抗噪能力和良好的动态跟踪响应特性,在电磁无损检测中能够精确、快速捕捉检测信号中包含的缺陷信息。      

高稳氢钟锁相接收机

为了提高我所现有两台国产氢钟的频率稳定性,采用国内外新技术、新器件,重新研制了高稳定锁相接收机,介绍了锁相接收机的总体设计分析、锁相环路的设计计算,以及环路相位噪声的定量估算。实测结果表明,该锁相接收机的灵敏度优于—120dBm,噪声系数小于2dB。使用这种接收机后,在常温下测试的频率稳定性σ_y(1s)优于5×10~(-13),σ_y(10s)优于6×10~(-14),σ_y(100s)优于2×10~(-14)。     

一种新型的可编程自适应数字频率倍频器

介绍了一种新型可编程自适应数字频率倍频器，与传统的模拟和数字倍频器相比，它具有跟踪速度快、相位精度高和频率范围宽等优点。     

一种多功能通信终端板的设计

在实验的基础上，采用无暂态锁相技术、相关码技术、ＡＤＭ转换技术，提出了一个用于微机与模拟电台接口的多功能通信终端板的设计方案。这种终端板能实现同时传时间、数据话音的功能。理论分析和实验结果证明了这种方案是可行的．     

分环锁相接收机的频率跟踪特性

在锁相环(PLL)中接入中频级而引入的额外时延,导致此环路捕捉和跟踪性能严重下降,由Mcgeehan和Sladen提出的分环型锁相系统,大大地降低了时延对此环路捕捉和跟踪性能的影响。本文研究了分环型锁相接收机的频率捕捉特性,并探讨此环路中可能不对称性的支路对捕捉带的影响。对闭环路的近似公式作了推导,并对分环型、长环型和短环型之间的捕捉性能进行了比较。