一种多路通用基带处理硬件平台设计

介绍一种应用于各种信号体制的多路通用基带处理硬件平台的设计方案,并详细说明硬件平台的组成及性能。平台采用LVDS串行技术,大大提高了硬件集成度;同时采用低抖动时钟方案和LVPECL差分时钟,使得硬件平台的整体性能大幅度提升。最终,在较小面积的印制板上实现了16路数字接收通道,并包含了当前主流中央处理器DSP、两片大容量FPGA以及大容量外部存储器FLASH。方案可适用于处理较多输入信号的情况。     

三维磁流体动力学管道流动加减速控制数值研究

阐述了磁流体动力学(MHD)控制流场作用机理.在小磁雷诺数条件下,运用数值模拟方法,对不同外加电磁场条件下三维MHD管道流动的流场情况进行研究,得出不同磁场、电场等MHD参数作用下MHD加速器的性能.对MHD加速器的应用前景进行了展望.计算结果显示,电场取6000V/m,磁场为0.92T 情况下,流场的加速性能可达13.46%,并且可以通过减小磁场或增大电场进一步提高加速性能;在仅添加0.92T磁场条件下,速度减速可达16.35%.     

基于FPGA的可变尺寸块运动估计高效结构

针对可变尺寸块运动估计(VBSME,Variable Block-Size Motion Estimation)的硬件结构在现场可编程门阵列(FPGA, Field Programmable Gate Array)上实现时消耗资源多且速度慢的问题,提出了一种面积和速度优化的VBSME硬件结构.其中,绝对差累加和(SAD,Sum of Absolute Differences)的计算采用基于随机存储器(RAM,Random Access Memory)的累加计算方式,比基于寄存器合并的方式节省了面积并增加了速度;通过采用脉动比较链而非总线结构,增强了多个SAD值的比较能力,并能高效地实现对部分差排除算法(PDE,Partial Difference Elimination)的支持.基于Virtex-II型FPGA器件,本结构消耗了2261个slice,时钟频率达到164MHz,在搜索窗口为16×16时可实时处理标清格式的视频.与同类设计相比,设计的面积可减少77%,速度增加218%,FPGA的硬件效率显著提升.     

仿生硬件及其进展

文章详细介绍了仿生硬件的概念、主要特征及用途 ,阐述了仿生硬件的进化原理及实现思想 ,重点分析了仿生硬件的关键技术———可进化硬件电路、硬件进化方法 ,并总结了研究状况与最新进展 ,讨论了需要解决的核心难点问题及其解决思路 ,最后指出了仿生硬件的研究方向及发展前景。     

与仪器无关的测试软件框架允许硬件和软件重用

我们正从面向目标的软件执行过程得到收益,该软件的执行是ABBET（IEEE-1226）面向信号的测试框架。在工厂中,我们开发出了测试软件。该软件中没有测试设备的任何仪器知识,因此,我们现在能选择是否在运行前采用IEEE-488数字万用表或VXI示波器或手动数字万用表来测量电压,当仪器陈旧时,我们能够在不影响测试软件的同时在不同试验设备上或采用不同种类的仪器来运行测试软件,我们能够在不影响几个测试软件构型的情况下在多导工厂中修改仪器,其中测试软件是由几个分立组织控制的,使用由IEEE-488仪器组成的测试设备框架开发的一组测试可以很容易地迁移到基于VXI的标准测试设备中,除硬件独立性而外,框架支持高度抽象的测试语言,这种语言允许创造无显著特点的测试方法。这种方法在很大程度上使再使用程序中的测试算法的努力变得容易。     

动态故障树分析方法在软、硬件容错计算机系统中的应用

结合几个动态逻辑门及其向Markov状态转移链的转化,介绍了一种新的动态故障树建模分析方法,用来解决不可修系统中对动态时序特性的建模困难问题。并给出了一个具体的例子,应用这种方法对其进行分析。分析结果表明,软、硬件容错技术在计算机系统中的应用,可以显著提高系统的可靠性。     

面向在轨高效实时图像处理的二值权重沙漏网络加速器设计

为了实现在轨高速实时图像处理,提出了基于多级预测校准机制及查找表方法的二值权重沙漏网络加速器.首先,提出了一种计算架构来统一支持二值权重及多位宽权重卷积计算;其次,提出了多级预测模型来实现可变精度的高效卷积,基于这2种方法可以将网络的计算量降低77.4％,推理速度提升2.3倍.本文针对残差模块中跳转连接造成的存储访问问...     

加强计算机公共实验室的管理

介绍了计算机公共实验室的工作特点,提出了管理和建设的一些方法和方向,进一步地促进计算机及应用学科的教学质量的提高。     

智能化多参数遥测系统的设计

文章介绍了一种时分制多参数遥测系统,通过引入单片微机,很好地解决了收发同步、参数测量、数据处理以及自动报警等技术问题,为遥测技术更广泛地应用提供了新的方法。