基于时空结构的双基MIMO雷达多维参数联合估计

为了充分利用目标的时域特性来改善双基多输入多输出(MIMO)雷达波达方向(DOA)和离波方向(DOD)的估计性能,探讨了双基MIMO雷达在时-空模型下的多维参数联合估计问题。针对慢动目标,基于多维旋转不变技术信号参数估计(ESPRIT)算法,同时利用时域相邻两级延迟包含的时间相位差、发射阵列相邻阵元包含的空间相位差以及接收阵列相邻阵元包含的空间相位差作为旋转因子,形成旋转不变子空间,再根据矩阵、矩阵的特征值及特征值对应的特征向量三者之间的关系解决了参数配对问题,实现了三维参数联合估计。该方法在信噪比低、积累脉冲数少时,目标的DOA与DOD估计性能比不利用时域特性时有明显改善。仿真结果验证了本方法的有效性。     

基于ARM的CAN通信系统的设计与实现

CAN总线是一种多主方式的串行总线.本文设计实现了基于高级RISC处理器(ARM)的CAN协议通信系统,具有高抗干扰性和良好的实时性,应用简单、可靠性高、开发成本低.本文详细介绍了该系统的硬件设计,软件设计,以及通信测试结果.     

应用于三相功率因数校正的空间矢量快速算法

提出了基于数字信号处理器TMS320F240的一种空间矢量PWM算法。通过预分解矩阵，由期望电压矢量直接计算空间矢量在各个扇区内的作用时间。该算法不需要正弦函数和反正切函数查表，故程序运算速度和控制精度明显提高，对提高开关频率、提高PWM整流器的功率密度有重要意义。文中还给出了一种判别扇区的方法，仿真和实验结果验证了该算法的有效性。     

空间物理过程时空协同探测的覆盖分析方法研究

针对空间物理过程时空协同探测任务的定量化探测覆盖分析需求, 在采用时空相关函数方法描述和分析空间物理时空过程的基础上, 提出一种基于θ-t_R覆盖图的探测覆盖分析方法. 通过分析不同设计方案在一定累计时间周期内的θ-t_R覆盖图, 根据其覆盖范围的不同选择所需要的设计方案. 采用该方法对两条共轨道面椭圆轨道的时空协同探测过程进行了定量的覆盖分析, 验证了该方法的有效性.      

真实感DVE时空一致性技术

传统的一致性解决方案大多将重点放在构建完全一致性模型,缺少对虚拟环境本身运动规律的分析.从认知虚拟环境客观规律出发,提出基于真实感的一致性模型,遵从以人为本的原则,构建描述分布式虚拟环境下时空一致的数学模型,判断虚拟环境下的节点是否达到时空一致,并加以验证.在充分利用一致性模型的基础上通过单向数据传输减少时间扭曲后的回滚节点数目,增强用户沉浸感;利用时延神经网络对大于传输延迟上限的节点状态进行预测;完成节点的状态修复,从而保证时空同步一致.经过独立实验测试,验证了模型的有效性以及解决方法的可行性.     

基于BM3803处理器的即插即用星载计算机系统设计

针对我国星载计算机不能通用和"即插即用"的特点,文章提出一种模块化的星载计算机硬件设计方法,以某卫星原理样机为例,设计了一种基于BM3803处理器的即插即用星载计算机系统,重点研究了通用驱动软件的实现,通过软硬件结合,实现了设备模块的功能自动识别和"即插即用"功能。文章将该方案与现有星载计算机系统进行了对比分析,结果表明:该系统的处理性能更高,具有较好的通用性和扩展性,能够进行模块级替换和产品化生产,并满足新一代星载计算机系统快速组装的需求。     

基于TMS320C6701的高速信号处理系统的设计与实现

介绍一种基于 TI高性能浮点 DSP- TMS32 0 C6 70 1的高速信号处理系统。该系统完全采用软件的方法实现对中频调频信号的采集、传输、谱分析、解调等一系列的处理 ,并将处理结果通过串口上传给计算机。为了解决 DSP总线冲突的问题 ,该系统采用了两级 DMA来实现采集数据的存储。试验证明 ,该信号处理板能够在 16 0 MHz下完成调频信号的采集、传输和处理 ,且满足实时性的要求     

并行图像处理机技术

为建立弹栽高性能嵌入式计算机通用平台，提出了一种基于高速数字信号处理器(DSP)的并行图像处理系统设计方案。研究了多指令流多数据流(MIMD)并行处理系统拓扑、片上系统(SOC)、先进总线和小型化集成模块设计等关键技术，并从系统和单元两个设计层次上，阐述了方案的实现途径。     

接口分组件单板自动测试系统的硬件设计与实现

介绍一种数字化仿真测试板的设计及其实现。设计中使用了PCI总线,利用DSP和FPGA组合的方式,有 效地满足测试系统速度快、可靠性高的要求。实验证明该方案的实用性和有效性。     

基于间隔译码的处理器瞬时故障检测

同时冗余线程（SRT）重复的取指过程加剧了I-Cache和取指部件的负担，冗余线程间的取指冲突还会严重影响处理器的整体性能。在深入分析SRT故障检测机理和性能瓶颈的基础上，提出间隔译码的同时冗余线程（SD-SRT），特点如下：用统一取指队列和间隔译码技术取代间隔取指技术，在保持容错能力的前提下明确消除了冗余的取指过程，有效缓解了取指部件和I-Cache的压力，进而提高了整体性能；用统一的寄存器分配和验证机制，取代复杂的RC-Buf结构。实验表明，SD-SST比SRT性能提高20％以上，取指次数降低43％。此外，SD-SRT还显著降低了硬件设计的复杂度。