有限元的一种并行算法及实现

当前,由于有限元素法大都使用串行算法,处理时间较长。本文根据有限元素法的特点和采用的并行计算机结构,提出了一种并行有限元算法,能大大提高其处理速度,加快处理周期。且算法简单,实现方便。     

面向流场计算的 PVM 并行程序设计研究

针对流场计算的特点,提出了分布共享变量思想和异-同步并行算法,采用SPMD的编程模式在并行虚拟机（PVM）上初步实现了流场并行计算。     

并行推理技术的研究

提出了一种并行推理问题识别控制的方法,研究了并行推理问题的组织与动态管理模式。建立了一种并行推理机的设计方法及系统结构。     

准循环LDPC码译码器的FPGA实现

文章提出了一种可以兼容不同码率规则和非规则准循环低密度校验码（LDPC）的部分并行译码结构,基于该部分并行结构在Altera公司的StratixII—EP2S90器件上验证并实现了DTMB标准中三种准循环低密度校验码的译码器。FPGA资源统计表明,在并行路数相同的情况下,采用该部分并行结构可以节省大约45％的逻辑单元。     

级联滤波器并行频域实现的研究

文章介绍了一种用于两个或多个级联滤波器并行频域实现的有效的计算方法,特别是当滤波器阶数很大时,该算法只需计算一个DFT和IDFT,DFT／IDFT的点数远远小于滤波器的阶数;并且滤波器既可以是时不变的,也可以是时变的。     

实现并行测试的几项关键技术

对并行测试的概念和实现方式作了概述,着重分析了并行测试涉及到的多线程、同步和资源共享与分配等几项关键技术,对并行测试在软硬件方面的实现途径和可行性作了初步探讨。     

激光烧结快速控制系统的研究

介绍了基于PC平台开发的激光烧结快速成形计算机控制系统的总体结构,详述了该系统的硬件结构、软件结构、人机界面等．并讨论了该控制系统硬件结构及软件编制过程中的一些技术细节及特点。     

Turbo编码的并行设计与优化

提出了一种基于3GPP TS 25.212协议的单RAM的turbo并行编码技术,并详细介绍了所设计tur-bo并行编码器硬件结构框架的具体实现方法及优化方式,解决了传统编码技术中的低速和芯片面积过大的问题,使其适应当今通信系统。该编码技术计算S序列时,并不直接计算基序列,而使用中间序列的计算来代替,极大的减少了计算的周期,减少了芯片的使用面积。Matlab的仿真结果表明,该设计在码片速率为61.44 MHz时,编码速率达到了0.35 ms,满足通信系统的高速传输要求。     

并行图像处理机技术

为建立弹栽高性能嵌入式计算机通用平台，提出了一种基于高速数字信号处理器(DSP)的并行图像处理系统设计方案。研究了多指令流多数据流(MIMD)并行处理系统拓扑、片上系统(SOC)、先进总线和小型化集成模块设计等关键技术，并从系统和单元两个设计层次上，阐述了方案的实现途径。     

PVM系统的统一并行调试对象模型

研究了PVM(Parallel Virtual Machine)系统,利用活动(action)概念具体定义了PVM应用程序的活动,从而描述出一种新型的PVM调试对象模型,使得在调试的各阶段能够对相同的调试对象采用不同的调试方法,简化了调试工作.