存储器抗辐射加固的矩阵纠错码研究

为了纠正辐射环境中的高能粒子对存储器造成的多位翻转,研究了一种矩阵纠错码电路,对存储器进行有效的抗辐射加固。提出了一种矩形循环校验法构造校验位,并设计了纠错码的译码算法和相应的译码电路。根据校验位构造了检测位。对数据的输入顺序进行排列,确保了冗余位发生翻转时纠错码电路仍可以正常工作。在16位宽的码字中,所研究的矩阵纠错码可以纠正数据宽度为5位的多位翻转。同目前已知的二维纠错码在相同条件下进行比较,其获得了更高的平均失效时间。     

新型航天器抗辐射加固技术的研究重点

未来新型航天器在研制模式、设计技术、元器件及材料等方面与以往卫星相比将有较大变化,从而对抗辐射加固技术提出新的要求。因此,抗辐射加固技术的研究重点须在以往研究基础上进行调整。文章从航天器总体角度,对新型航天器抗辐射加固技术的研究重点进行探讨。     

卫星抗辐射加固分析

就卫星抗辐射加固的必要性和状况进行分析,提出了分层次加固和卫星抗辐射加固研究内容,以及“九五”期间加固技术飞行试验验证的设想。     

14 nm pFinFET器件抗单粒子辐射的加固方法

为探究先进互补金属氧化物半导体（CMOS）工艺在空间应用中的可靠性问题，研究14 nm工艺下P型沟道鳍式场效应晶体管(pFinFET)器件中的抗单粒子瞬态(SET)加固策略。通过在器件中插入平行于鳍方向的重掺杂N型沟槽(Ntie)和P型沟槽(Ptie)来减缓SET的影响。三维TCAD仿真结果表明：加固之后器件的抗SET特性和沟槽本身的偏置条件相关。当重掺杂沟槽处于零偏状态时，抗辐射加固的性能最好，SET脉冲宽度降低程度可达40%左右；然而，当处于反偏状态时，由于特殊的电荷收集过程的存在，使得SET脉冲幅度反而会明显增大，脉冲宽度减小程度并不明显。此外，还研究沟槽面积、间距及掺杂浓度对pFinFET中的SET脉冲宽度的影响，得到提高抗SET效果的加固方法。     

新型高速单粒子翻转自恢复锁存器设计

航天器中芯片工作时钟频率的不断提高使得单粒子翻转(single-event-upset,SEU)效应对时序逻辑的影响更加显著。目前已经提出的辐射加固锁存器存在面积和延时较大、功耗较高且抗单粒子翻转能力有限的问题。针对这些问题，提出了一款基于130nm部分耗尽绝缘体上硅(partially-depleted silicon on insulator,PD SOI)工艺的高速单粒子辐射自恢复锁存器。在对电路设计进行介绍的基础上，与其他已经报道的电路进行了对比，并利用节点翻转分析和仿真波形验证了该锁存器具有抗单粒子翻转自恢复的功能。对比结果表明，与其他的抗单粒子翻转自恢复锁存器相比，在牺牲部分功耗的代价下，大幅减小了锁存器的面积和延时。本方案所提出的辐射加固锁存器的综合开销指标APDP较其他辐射加固锁存器平均节省了71.14%，适用于辐射环境下的对速度和可靠性有较高要求的电路，为国产宇航高可靠自研芯片提供了选择。