微机通用高精度A／D,D／A转换器设计

介绍一种微机通用14位高精度A/D、12位D/A转换器的设计与调试方法,特别着重总结在抗干扰和提高精度方面的经验与体会。     

10μS触点可靠性监视电路介绍

针对军工产品上所用电器元件,需在振动、冲击、离心等试验中,监视其触点的接触可靠性,基于这种要求,介绍了一种10μs的监视电路,实践证明其抗干扰的性能和精度都是可靠的。     

热效应布局下的缓冲器插入时序优化方法

随着集成电路的集成度越来越高,芯片的发热量越来越大且其内部温度呈不均匀分布,这会影响关键路径的传播延时,进而影响基于缓冲器插入的关键路径性能.提出了一种考虑芯片热效应布局优化的缓冲器插入时序优化方法,在版图设计的早期估计芯片的热分布和温度分布并且把其应用到版图布局优化和RC延时模型中.同时利用模拟退火算法基于热分布调整并优化布局,最后在最优布局下利用提出的缓冲器插入模型和快速插入算法进行时序优化.仿真结果表明相对于不考虑温度效应布局优化的缓冲器插入方法,缓冲器插入延时优化方法能有效降低最坏延时和缓冲器插入数目,最坏延时比传统方法降低9%~18%,比文献已经提出的最好方法降低5%~7%,缓冲器插入数比其少10~20个.      

基于低成本陀螺和倾角仪的姿态估计

针对动中通测控系统中低成本陀螺和倾角仪的姿态估计和陀螺误差校正问题,提出一种利用UKF（Uncented Kalman Filter）滤波器对载体姿态角进行估计,然后利用互补滤波器对陀螺漂移进行估计的算法。该算法通过设计三维完全可观测UKF滤波方程和陀螺误差校正模型对姿态角和陀螺漂移分别进行估计,有效避免了利用卡尔曼滤波进行姿态估计和陀螺漂移误差估计时由于误差模型不准确而产生的发散问题,同时降低了滤波器维数。试验中姿态角估计误差在1°以内,x轴陀螺漂移估计误差为0.0148°/s,y轴陀螺漂移估计误差为0.0017°/s,试验结果表明该算法能有效提高姿态角估计和陀螺漂移估计的精度。     

科技成果

欧洲探测器发现火星上曾有一片汪洋据英国《每日邮报》2012年2月7日报道,欧洲航天局的"火星快车"(Mars Express)探测器借助最新雷达,发现了存在于火星北部平原上的低密度物质(可能富含冰),这表明火星上曾有一片汪洋。日本开发彩色条形码瞬间识别技术     

电磁脉冲对电子设备的耦合效应试验研究

大规模和超大规模集成电路(LSI/VLSI)在飞行器中得到了日益广泛的应用,有效减小了电子设备的体积、增强了飞行器系统的性能,但同时给系统抗电磁脉冲(EMP)辐射效应的可靠性带来了一定的风险.通过对飞行器进行EMP耦合途径分析,本文给出了电磁脉冲环境耦合到电子设备内部集成电路上的主要途径,并通过针对典型的CPU板进行的电磁脉冲辐照试验,证明CPU抗EMP耦合的能力弱于存储器及其它集成电路,得到了CPU板电磁辐照导致"死机"场强的临界值.     

SRAM FPGA电离辐射效应试验研究

针对SRAM FPGA空间应用日益增多,以100万门SRAM FPGA为样品,进行了单粒子效应和电离总剂量效应辐照试验。单粒子试验结果是:试验用粒子最小LET为1.66 MeV·cm2/mg,出现SEU（单粒子翻转）;LET为4.17 MeV·cm2/mg,出现SEFI（单粒子功能中断）,通过重新配置,样品功能恢复正常;LET在1.66～64.8 MeV?cm2/mg范围内,未出现SEL（单粒子锁定）;试验发现,随SEU数量的累积,样品功耗电流会随之增加,对样品进行重新配置,电流恢复正常。电离总剂量辐照试验结果是:辐照总剂量75 krad(Si)时,2只样品功能正常,功耗电流未见明显变化。辐照到87 krad(Si)时,样品出现功能失效。试验表明SRAM FPGA属于SEU敏感的器件,且存在SEFI。SEU和SEFI会破坏器件功能,导致系统故障。空间应用SRAM FPGA必须进行抗单粒子加固设计,推荐的加固方法是三模冗余（TMR）配合定时重新配置（Scrubbing）。关键部位如控制系统慎用SRAM FPGA。     

基于衬底偏置的超低耗电流复用混频器

基于SMIC 0. 18μm 1P6M CMOS工艺,设计实现了一种工作在0.6V超低电源电压下的混频器.该混频器跨导级采用自偏置的互补跨导结构,并与开关级构成折叠结构,大大降低了电源电压;电路中所有的MOS管衬底均加有固定偏置电压,减小了MOS管的阈值电压,实现了超低电压超低功耗的设计;并采用电流复用技术,改善了电路的噪声性能,并提高了其转换增益和线性度.该混频器核心电路尺寸为460μm×400μm,当射频信号、本振信号和中频信号分别为1575MHz,1400MHz和175MHz时,仿真表明,该混频器转换增益(G_c)为6.1dB,双边带噪声系数为14dB,输入1dB压缩点为-16.67dBm,在0.6V的电源电压条件下,功耗仅为0.76mW,可用于航空航天领域的电子系统中.     

低压CMOS折叠共源共栅混频器的设计

基于SMIC 0.18μmCMOS工艺,采用一种折叠共源共栅结构,设计实现了一种低压CMOS折叠共源共栅混频器,解决了传统Gilbert混频器中跨导级与开关级堆叠带来的高电源电压问题,以及在跨导级的高跨导、高线性与开关级的低噪声间进行折衷设计的难题.该混频器核心电路尺寸为165μm×75μm,当射频信号、本振信号和中频信号分别为1575.42MHz、1570MHz和5.42MHz时,仿真表明:该混频器转换增益( G_C )为15dB,双边带噪声系数为12.5dB,输入三阶截断点为-0.4dBm,在1.2V的电源电压条件下,功耗为3.8mW,可用于航空航天领域的电子系统中.