机场停机位优化分配研究

机场停机位作为机场的重要资源,如何能够通过耗费最少的资源为进离场的飞机提供最大限度的服务,已成为停机位分配的重要课题。藉此,采用最小化停机位空闲时间的数学模型,考虑确定性因素和不确定性因素以及分配的动态特性等约束条件,建立起了一个停机位分配模型,并进行了计算。在和FCFS方法进行对比后表明,该方法有效地提高了停机位的使用效率。     

深空探测器模块化结构动力学研究

随着深空探测器技术的不断发展,深空探测器设计逐渐转向模块化和标准化。串联结构是模块化深空探测器常见并较为合理的结构形式,而如何将运载对探测器整体模态频率的指标要求合理转化为对探测器各个模块结构的设计要求是当前工作中的一项挑战。根据子结构综合模态法并基于固定边界法和悬臂梁理论,提出了探测器子结构模块动力学模态指标的分配方法。采用3种子结构模块极限处理方法,用全解析方式推导了子结构模块的基频表达式,并分析了子结构模块的动力学特性与探测器整体结构动力学特性之间的关系。提出的子结构模块的动力学指标分解方法操作简单,精度较高,可为串联式模块化深空探测器的设计提供关键性的指导。     

基于协同多任务分配的飞机排班模型与算法

航空公司的航班运行一直存在安全与成本的矛盾:既要严格按规定完成飞机例行检修,优先保障运行安全,又要尽可能提高飞机日利用率,以降低运行成本.为此,研究基于协同多任务分配的飞机排班问题.分析例行检修约束,建立最优化飞机日利用率的数学模型,运用分枝定价算法进行求解.分枝定价算法引入检修节点和虚拟飞机节点的定义,将分配的航班飞...     

九寨机场航务代理工作浅谈

在分析了九寨机场的气象特点以及环境因素对航空器造成的影响的基础上,就如何做好九寨机场的航务代理工作提出了合理建议和措施,这对提高航班正常率非常重要.     

基于FSK的测斜系统电路设计

本文重点阐述了测斜系统井下仪器数据采集单元和数据发送单元电路的设计及井上仪器解调电路的设计，给出了具体的电路设计结果及元器件参数。     

基于并行蚁群优化的多UCAV任务分配仿真平台

多无人作战飞机(UCAV)协同作战是UCAV参与战斗的主要模式,而多UCAV任务分配是多UCAV协同作战研究的关键问题。针对现有多UCAV任务分配方法中所存在的计算量大、运行时间长等问题,提出了一种基于并行蚁群优化(ACO)的多UCAV任务分配方法。在构建多UCAV空战优势矩阵的基础上,给出了综合态势评估函数;随后阐述了基本ACO算法的基本原理和数学模型,提出了一种用并行ACO算法解决多UCAV任务分配问题的实现方法;最后基于MATLAB图形用户界面(GUI)开发了一种基于并行蚁群优化的多UCAV任务分配仿真平台。实践证明该仿真平台具有良好、开放的可扩展性,且使用方便。     

机场道面聚丙烯腈纤维混凝土性能分析

对素混凝土和聚丙烯腈纤维混凝土的抗疲劳性能、弯曲韧性和抗冲击性能进行了试验研究,并分析了聚丙烯腈纤维对机场道面分类值PCV的改善效果。结果表明,掺入聚丙烯腈纤维后,混凝土各项性能指标显著提高,道面PCV值增加8.4％,大大提高了机场道面的承载能力。     

神经网络在广义经典分配问题中的应用

在两节点分布式多传感器系统中,一些航迹关联算法可以化为广义经典分配问题。广义经典分配问题是一个组合优化问题。当目标数目较多时,很难得到问题的最优解,而且其计算量容易呈现指数爆炸现象。文章提出了用Hopfield神经网络和平均场网络解决此问题的方法。仿真结果表明,采用文章提出的人工神经网络模型求解广义经典分配问题,不仅使航迹关联具有较高的关联正确率,而且计算时间不会出现指数爆炸现象。仿真结果还表明,平均场网络相比Hopfield神经网络更易于得到问题的最优解。     

噪声干扰Link-16数据链的干扰功率分配方法

在建立对Link-16数据链的干扰模型和接收机模型的基础上,分析了噪声干扰下接收机的误码性能,研究了干扰功率分配问题,并得到了对Link-16数据链的干扰功率分配方程,最后进行了仿真分析。     

基于FPGA的可变尺寸块运动估计高效结构

针对可变尺寸块运动估计(VBSME,Variable Block-Size Motion Estimation)的硬件结构在现场可编程门阵列(FPGA, Field Programmable Gate Array)上实现时消耗资源多且速度慢的问题,提出了一种面积和速度优化的VBSME硬件结构.其中,绝对差累加和(SAD,Sum of Absolute Differences)的计算采用基于随机存储器(RAM,Random Access Memory)的累加计算方式,比基于寄存器合并的方式节省了面积并增加了速度;通过采用脉动比较链而非总线结构,增强了多个SAD值的比较能力,并能高效地实现对部分差排除算法(PDE,Partial Difference Elimination)的支持.基于Virtex-II型FPGA器件,本结构消耗了2261个slice,时钟频率达到164MHz,在搜索窗口为16×16时可实时处理标清格式的视频.与同类设计相比,设计的面积可减少77%,速度增加218%,FPGA的硬件效率显著提升.