用VHDL硬件描述语言设计波形发生器

论述了FPGA（现场可编程门阵列）与DAC（数模转换）的联合设计，介绍了利用VHDL硬件描述语言完成波形发生的设计方法。     

硬／软件综合系统可靠性研究进展

本文对计算机硬／软件综合系统的可靠性模型，以及ＦＭＥＣＡ，ＦＴＡ等故障分析技术的研究进展状况进行了一个概述。结合典型模型详细介绍了模型分类、教学处理方式和建模方法，探讨了在硬／软件综合系统可靠性建模中存在的一些特有的问题。     

意大利对国际空间站的贡献

在国际空间站计划中，以Ａｌｅｎｉａ宇航公司为主的意大利公司主要提供以下５种硬件，这些硬件的合同总价值达７亿美元以上。１“多用途后勤舱”按照美国航宇局（ＮＡＳＡ）和意大利空间局（ＡＳＩ）签订的双边协议，意大利将为国际空间站制造３个“多用途后勤舱”（ＭＰ...     

智能型减压器试验台的研制

主要介绍了基于硬件设备和软件编程基础上的智能型减压器试验台的设计与应用。测试系统保留了最通常的手动操作系统，增加了全新的自动数据采集系统。试验台可精确、同步测量高入口压力值时的瞬时出口压力值，同时，增加了入口压力控制系统，大大提高了工作效率。     

低功耗雷达信号处理器

在机载及天基雷达应用中，低功耗和易编程是实现实时系统的关键问题。本文介绍了一种适用于天基雷达应用的抗辐射处理器。该系统以最小的功率消耗实现实时性能。这是一种全可编程通用处理器，可以用于当前及未来雷达信号处理算法以及其它计算强度大的任务。除可编程外，这种处理器和I／／0设计易于构成成千上万的处理器规模。 系统基于可合成的超高速集成电路硬件语言（VHDL）并能由设计或由处理技术抗辐射。本文对处理器的设计进行了概述。而且，说明了适用于编程器的软件环境及软件工具。所有的软件工具都是公开资源，并且多数都是免费（GNU）工具。 本文介绍了诸如快速傅里叶变换、矩阵求逆的Q／RHouseholder编制计算程序一类关键程序的某些性能。并且介绍了一种包括联合域定位（JDL）空时自适应处理（STAP）算法的采样雷达应用。     

高精度GPS系统硬件延迟解算方法研究

硬件延迟是利用GPS进行TEE测量时最大的误差源，其最大影响可达100多TECU。为获得更准确的TEE数值，GPS系统硬件延迟的计算精度显得尤为重要。利用2001年4月15日太阳耀斑爆发时的GPS观测数据，首先利用传统方法对硬件延迟进行了计算和分析，并提出了一种硬件延迟解算的新观点，实验数据表明该方法具有较好的效果，其精度高于夜间数据的计算结果，同时克服了夜间数据难以获取的缺点。     

基于FPGA实现遥测数据解扰分接的设计

为满足高码速率数据流的分接要求，提出了一种由现场可编程逻辑阵列（FPGA）实现遥测数据解扰分接的设计方案。该方案用-XILINX SpartanⅡ XC2S50芯片实现搜索帧同步、数据解扰和数据分接单元，用超高速集成电路硬件描述语言（VHDL）进行编程，可处理码速率768kb／s的数据流。因用单片FPGA实现。减小了电路体积。     

基于反熔丝型FPGA的有效载荷可重构技术

针对在轨卫星功能维护、扩展和更新的需求，设计一种星载FPGA可重构方法。通过硬件三模冗余、软件三模比对，提高星载信号处理FPGA配置的可靠性；通过地面向卫星配置FPGA发送擦除、写、读指令，实现星载配置数据存储FLASH芯片的擦除、写、读操作，从而实现星载信号处理FPGA的重构，进而可以实现有效载荷功能的在轨更新或升级，减少硬件重复开发，降低成本。     

演化硬件在时序数字电路自适应中的研究与实现

本文在讨论了EHW运行机制的基础上,详细论述了基于FPGA芯片和VHDL语言的EHW环境的设计和实现,特别是以能够进行在线进化的闭环结构方式,形成一个较为实用的EHW实验和应用环境的具体方法.在此环境上,可以进行多种演化策略和进化方式的研究,并实现了多种完全通过演化而自行设计、且可下载到控制器中进行实际运行的控制电路.该方式在实现机电一体化的演化硬件控制系统方面进行了成功的探索,具有一定的参考和实用价值.     

国航开通汉京城市快线

7月24日,国航在武汉举行了“汉京城市快线”启动仪式。 武汉至北京“汉京城市快线”每日七班,从早间8点25分至晚间20点35分,均由空客320机型执行,航班时刻覆盖全天。国航在武汉天河机场2号航站楼设置了“汉京城市快线”专属运营区域,包括城市快线专属值机柜台、安检通道、登机口和行李提取转盘等硬件设施,同时增加了引导、提示标识,减少了旅客在各个环节间的周折,最大程度地缩短了旅客等候和办理手续的时间。