基于LXI总线导弹测试系统设计

阐述了采用LXI总线协议实现某型导弹总体测试系统设计方案。较为全面地分析了仪器总线LXI的特点、体系结构、总线特性和硬件构建方式,具体介绍了基于LXI总线某型导弹测控平台的设计思想、系统结构、关键设计流程和软件编制流程。系统的研制成功,降低了研制成本,满足了某型导弹的试验测试需求,也为后续型号相关测试系统的研制提供了很好的基础。     

基于隐马尔可夫模型的语音识别技术在载人航天器上的应用

利用嵌入式平台构建了基于隐马尔可夫模型（Hidden Markov Model,HMM）技术的载人航天器语音识别系统,并针对载人航天器特殊的噪声背景和声学训练,对传统语音端点检测算法进行了改进。通过试验在嵌入式运行环境下实现了指令发送、文字输入等功能,证实该系统适应航天员的口音和发音习惯,可对连贯自然发音方式的命令进行识别,能够满足航天员及任务使用需求。     

教学用信号发生器的硬件设计

信号发生器以单片机MSP430F4260IDLR内置的高精度16位∑-△型ADC对输入电压信号采样,通过控制数字频率合成芯片AD9850输出可控频率正弦波信号,并将转换后的电阻值与输出信号频率显示于液晶LCD1602。     

对合理规划财务电算化工作的几点体会

将计算机这种现代化的办公设备引入到财务工作中,提高财务工作的准确性、及时性,转变财务工作职能,这已是全社会的共识。但财务电算化工作不是一朝一夕就能完成的,如果     

话音告警器的硬件和软件设计

本文阐述了话音告警器研制的重要性、实现的功能、硬件和软件的设计方法以及完成的功能,硬件和软件的抗干扰措施等。     

基于DO-254的控制系统电子硬件符合性研究

机载电子硬件设计保证指南（DO-254）是目前航空业认可的用于指导机载电子硬件的文件。本文介绍了基于DO-254的控制系统电子硬件符合性研究,分析了DO-254要求的机载电子硬件主要研制过程,建立了基于DO-254的控制系统电子硬件研制流程,并对比了美国联邦航空局（FAA）和欧洲航空安全局（EASA）在合格审定过程中的考虑因素,总结了控制系统电子硬件的符合性方法,可为未来民用航空发动机控制系统电子硬件的适航取证提供参考。     

多码率RS码部分并行译码结构设计

为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.     

CABAC算术编码器硬件优化实现

为了解决上下文自适应二进制算术编码器(CABAC,Context-based Adaptive Binary Arithmetic Coder)硬件实现吞吐率难以提高的问题,提出了基于数据流动态特性的电路优化方法.通过建立算法的数据流模型,提取出限制硬件实现性能的数据流反馈环路.针对上下文环路,采用3条迭代周期不同的子环路更新具有不同依赖周期的上下文变量,提高了时钟频率和吞吐率;对于字节打包环路,通过提取一类可简化电路结构的数据元素,并为之构建快速旁路,增加了环路的处理速度.基于上述方法并辅以基本的电路优化手段,设计实现在现场可编程门阵列(FPGA,Field-Programmable Gate Array)平台上频率可达309MHz,并且每个时钟周期处理一个编码符号.