FDTD-Diakoptics算法中的时域模技术

 通过采用时域模技术,FDTD-Diakoptics算法可以用来有效准确地分析复杂的微波集成电路.根据电路的几何结构选定时域模函数,以该时域模函数为基础,建立微波电路的多模电路模型,使用全波时域分析方法求解多模电路对应于各个时域模的时域响应,使用傅里叶变换技术计算时域模函数的冲击响应,从而进一步得到多端口网络模型,使用FDTD-Diakoptics算法对微波电路进行分析.讨论了全波时域方法求解时域模函数时域响应时激励函数的选取原则,讨论了用傅里叶反变换求解时域模函数冲击响应时频带宽度的选取问题.最后本方法被应用于波导滤波器的分析设计.     

星图质心提取的实时性研究

数据更新率是衡量星敏感器性能的一个重要参数,高数据更新率对质心提取的实时性提出了更高的要求.FPGA(现场可编程门阵列)具有快速逻辑运算和并行处理结构的特点,针对这些特点对质心提取过程进行研究.使用FP-GA内部的高速存储器作为缓存,提高对数据的读取速度.将质心提取中的阈值分割、星点像素提取和质心计算3个过程进行并行处...     

嵌入式环境下一种分布式计算机系统的研究

本文提出了一种可应用到嵌入式环境中的分布式计算机系统;讨论并分析了系统的管理、容错和可靠性等机制.     

基于高速串行总线的电路交换开关模块的设计与实现

电路交换开关模块是新一代航空电子系统中实现数字信号并行处理的关键模块,为数字信号并行处理系统中的各个数据处理模块、信号处理模块提供高速数据传输与交换。从新一代航空电子系统并行处理的发展趋势及需求的角度出发,介绍了电路交换开关模块的设计和实现。电路交换开关模块采用M21131交叉开关构成交换结构,能够快速交换高速信号,支持重配置和重构,能够满足新一代航空电子系统中数字信号并行处理高速率、高可靠性和低延迟等需求。     

软件化航天测控系统驱动机制的设计与实现

根据航天测控系统中各信号处理单元之间的流水性特征,提出了一种适用于软件化航天测控系统的驱动机制。文中首先介绍了软件化航天测控系统的基本结构,在研究了静态和动态数据流驱动机制的基础上详细论述了此种数据流驱动机制的设计与实现过程。它采用消息控制的方法,按照动态数据流驱动机制,实现各信号处理单元的进程间和每个信号处理单元内部的线程间的数据流驱动。同一般的动态数据流驱动机制相比,此种驱动机制具有灵活性和易于实现的优点。     

TMS320C62x的并行性和应用研究

TMS32 0 C62 x在信号处理领域得到广泛的应用,也提出了高度并行处理在 DSP的实现问题。给出如何实现高性能 C62 x应用的一般性方法,并比较了 3种高速 DSP的典型性能指标,最后给出用 C62 0 1实现了SAR信号处理机的预处理模块的实例。     

有限元结构分析并行计算的若干研究进展

有限元结构分析并行处理在大规模科学与工程计算中占有重要地位，本文简要介绍作者在这一领域内的研究工作及其成果。涉及单元刚度矩阵的并行计算、有限元方程组的并行直接解法、有限元方程组的并行迭代解法、结构动力分析并行直接积分法、广义特征值问题的并行算法以及EBE（Element-By-Element）技术在有限元结构分析并行处理中的应用等研究领域。特别提出了“伪单元向量”与“单元分组技术”等概念与新方法；首先考虑了矩阵向量积的多自由度问题；系统、深入而又全面地研究了EBE策略在结构分析并行处理中的应用，填补了国内空白并突破了国际现有成果。     

DOS多任务远程通讯系统的设计与实现

本文介绍作者在ＤＯＳ上开发的多任务远程通讯系统，它可以实现微机之间的远程数据传送、命令控制、定时收发等功能。该程序常驻内存，在后台进行数据通讯。在数据传送期间用户仍可执行ＤＯＳ命令或继续执行程序，在ＤＯＳ上实现了多任务的并发。该系统具有与程序员和用户的两套接口，用户通过命令调用其功能，而程序员可在汇编，Ｃ，ＦＯＸＢＡＳＥ等语言源程序中实现后台数据通讯。     

求解广义特征值问题的并行保域多分法

近年来，随着并行机的发展，提出了代数特征值问题的并行多分法，但国内外的研究工作迄今仅限于对称三对角矩阵的标准特征值问题。在科学与工程众多领域内有着重要应用的广义特征值问题的多分法，因难度大等方面原因尚无人研究。本文提出广义特征值问题的并行保域多分法，该算法适用于大型稀疏实对称矩阵广义特征值问题的求解，它克服了传统的广义特征值问题的对分法（行列式查找法）出现的漏根或迭代不收敛等缺点，并保持其优点。作者在ＹＨ－１向量机上对这一算法进行了数值实验，并与并行保域行列式查找法作了比较。数值结果表明，该算法具有较高的加速比，当系统自由度为２１１４、求解特征对个数为３时，加速比可达７．７；且当问题规模较大时，并行保域多分法优于并行保域行列式查找法。     

基于模块级流水和并行处理的CAVLC编码器实现

基于上下文的自适应变长编码(CAVLC)是高清视频压缩标准H.264的关键模块。CAVLC编码器设计的优劣直接影响系统实时性。本文设计的编码器整体采用模块级流水线架构,关键子模块内部采用并行处理,提高了实时性。设计在Xilinx公司的xc5vlx330t芯片上实现,综合后时钟频率可达222MHz。视频数据的实际测试显示,编码器可满足系统实时性需求。