TMS320C6711上电自举系统的设计与实现

介绍了利用TMS320C6711软件编程来实现对FLASH ROM的读写操作，设计并实现了一个上电自举系统，给出了一个简单的实例。整个方案有较大的灵活性和实用性。     

搬运机械手的PLC控制

可编程控制器是在继电接触控制的基础上，结合先进的微机技术发展起来的一种新型的工业控制机，它发展迅速，应用广泛，特别适合于顺序控制，是机械自动化中一种基础的控制设备，它将填补继电接触控制与微机数控之间的一大块空白，章以搬运机械手的PLC控制为例，介绍了PLC在机械设备中的应用情况。     

视觉检测中高速图像采集技术的研究

利用视频输入处理器(SAA7111)和现场可编程门阵列(FPGA),采用全硬件方式和两帧轮换存储方式设计实现了图像采集系统、计算机以及前端硬件处理系统之间的相互接口,使得视觉检测中视觉传感器能够同时进行图像采集和低级图像处理.     

一种基于FPGA的超高速32k点FFT处理器

采用FPGA(Field Programmable Gate Arrays)实现了一个超高速的32k点的流水线FFT(Fast Fourier Transform)处理器.FPGA的工作频率为125MHz,可以处理连续的1Gs/s(1 Giga-samples per second)的复数数据.该FFT处理器主要基于二维分解算法,采用MDF(Multi-path Delay Feedback)流水线结构,并结合MDC(Multi-path Delay Commutator)及SDF(Single-path Delay Feedback)结构的特点.处理器的内存资源消耗相对MDC结构有所减少,而运算速度相对SDF结构有所提高.建立了处理器的算法和设计模型,并根据模型对处理器的3个组成模块进行了优化以减小资源消耗.利用VHDL语言在Xilinx ISE工具上进行了设计,FPGA的布局布线结果验证了设计的可行性.     

数字存储示波器数据处理系统设计

基于传统单处理器系统有限的数据处理能力正逐渐成为示波器整机的瓶颈,作者设计了一种基于可编程系统芯片(System on programm ablech ip,SOPC)结构,用于1 GHz采样速率数字存储示波器(Digital storageos-cilloscope,DSO)的数据处理系统。系统中,根据模数转换器特征为其设计了具有数据缓存功能的接口单元;以A ltera Nios II/f软核为基础完成了专用微处理器的设计;针对DSO数据处理特征构建了4个并行处理电路;同时,系统还实现了液晶显示屏(LCD)的硬件驱动。SOPC结构的引入,使得该系统在具备强大数据处理能力的同时,具有低功耗和高集成度的特点。     

基于FPGA的并行数字脉压设计

在超宽带雷达接收系统中,对超大带宽、高数据率和大数据量的基带信号处理,并不再适合采用传统的基于DSP芯片的低速率串行脉压方式.在数字中频接收系统中基于FPGA实现并行多相滤波数字下变频与并行数字脉压的综合设计,采用并行多相FFT和频率抽取IFFT的算法架构,多个并行基带信号同时进行脉压运算,相比传统串行方式能够大大提高处理效率.将数字脉压由雷达信号处理系统提前到数字中频接收系统实现,并基于FPGA实现并行高效处理,对优化雷达系统的接收及处理架构具有重要意义.     

应用于电机转子抛光机可编程控制器系统设计

针对自主研发的电机转子抛光机平台及电气主回路,采用三菱Fx1s PLC作为抛光机运行的控制系统,对转子夹具、可调滑台、抛光电机及吸尘器等执行元件进行控制;最后设计了触摸屏及操作界面。成套设备已应用于工程实践。     

SRAM型FPGA单粒子效应测试方法及试验验证

针对空间用SRAM型FPGA器件抗单粒子效应性能全面测试评估的要求,研究内部不同资源电路结构的单粒子效应敏感性及测试方法,利用重离子加速器开展抗辐射加固SRAM型FPGA单粒子效应模拟辐照试验,对配置存储器、块存储器、触发器等敏感单元的单粒子翻转、单粒子功能中断、单粒子锁定特性进行研究。试验结果表明,所提出测试方法能有效地覆盖测试SRAM型FPGA单粒子效应敏感资源,所测试抗辐射加固SRAM型FPGA器件具有良好的抗单粒子锁定性能,但对单粒子翻转和单粒子功能中断非常敏感,静态测试模式下对单粒子翻转更为敏感。有关测试方法和结果可以为SRAM型FPGA的单粒子效应评估及防护提供参考。     

北京三号A/B卫星高精度影像优化压缩编码技术

针对北京三号A/B卫星载荷特点、工作模式、功能要求,文章设计了一种采用无损或近无损图像压缩标准(JPEG-LS)的图像压缩算法,基于现场可编程门阵列(FPGA)的多路并行联合工作图像压缩系统,使得对超高分辨率、高输入数据率的光学遥感影像可以进行实时无损或近无损压缩。该系统采用一种灵活的图像缓存机制,不需要片外存储器来缓存图像,节约了硬件成本,单片FPGA处理能力高达8 Gbit/s;采用一种先进的码率控制算法,优化失真量化参数调整策略,多路并行压缩核参数统一更新,使得快速逼近目标码率,恢复影像的整体质量更加均匀平滑,峰值信噪比(PSNR)值相比传统算法提升了0.2 dB以上。