赛灵思静态随机存储器型FPGA单粒子翻转检测

以XILINX XC2V3000现场可编程门阵列（FPGA）为例,分别通过ICAP和Selectmap接口对配置存储器进行回读检测,并通过局部动态重构的方法实现了故障注入,对单粒翻转（SEU）检测方法进行验证。结果证明回读与重配置是进行FPGA抗SEU设计的有效方法。     

《宇航计测技术》撰稿须知CSCD

一、征稿范围无线电、时间频率、电磁学、电离辐射、化学和光学等计量标准的设计、研制和计量测试技术、仪器仪表的检定维修技术、误差分析及数据处理技术;石英晶体器件的设计和研制、电子技术应用、自动化测量、计量产品介绍、国内外计量信息、计量测试动态及发展趋势等。     

深空探测用塑料闪烁体阵列式缪子探测器电子学采集系统设计

宇宙线缪子成像方法是一种对物质密度敏感的高分辨率、高精度被动源探测技术,无须原位测量,有望成为火星和小行星浅表和内部物质结构成分研究的新兴深空探测手段.鉴于气体探测器、核乳胶探测器使用条件的局限性,设计一种适用于深空探测的多通道读出的塑料闪烁体阵列式缪子探测器,可实现对多路探测器缪子信号的采集.搭建探测器测试系统,在实...     

Vishay推出应用于航空、航天领域的新款液钽电容器

2011年5月17日,Vishay Intertechnology宣布推出采用钽外壳和glass-to-tantalum密封的新系列液钽电容器——T16,该器件特别适用于航空、航天领域。T16电解电容器具有Vishay SuperTan系列器件的所有优点     

MEMS惯性器件及系统发展研究综述

将MEMS惯性系统分为ISA、IMU和INS三级,分别介绍了国内外的研究概况,并对MEMS INS的发展趋势进行了讨论,供广大惯性导航研究人员参考。     

小尺寸封装(SOP)器件焊点可靠性研究

从器件引脚镀层种类、厚度、焊接参数和焊盘设计等几个方面对小尺寸封装(small outline package,简称SOP)器件焊点可靠性的影响作了分析,给出了提高焊点可靠性的方法,并通过UG软件建立了电路板和SOP焊点的三维有限元模型,进行了SOP器件焊点在近似试验载荷条件下的应力应变三维有限元数值模拟,得出了焊点内部精确的应力应变分布。     

知识链接

《利用脉冲激光开展的卫星用器件和电路单粒子效应试验》一文中有关术语的解释如下:单粒子效应(Single Event Effects,SEE):单个的高能重离子或者质子和中子,通过与器件材料直接的电离作用或者核反应产生的次级离子的间接电离作用,在器件中形成额外的瞬间电荷,导致器件的逻辑状     

基于FPGA的高清CCD视频信号预处理电路的设计

在高清CCD图像传感器KAI-2093和视频信号处理芯片AD9847工作原理的基础上,设计了高清CCD成像系统视频信号处理电路。选用FPGA器件作为硬件设计载体,使用VHDL语言对AD9847的初始化配置和驱动时序发生器进行了硬件描述。采用ISE10．1软件对所做的设计进行了功能仿真。仿真结果表明,所研制的高清CCD视频信号处理电路不仅可以满足高清CCD成像系统视频处理的要求,而且性能可靠,使用灵活。     

基于SOPC的音频控制板模拟器设计

音频控制板模拟器是民航飞机音频系统测试台的一个组成部分,为测试台提供测试输入信号,并显示相关系统的状态信息。本设计采用单片FPGA芯片实现核心处理功能,依托该硬件平台,运用嵌入式NiosⅡ处理器来提供系统的逻辑控制,配合以相应的外围设备,完成实际音频控制板的等效模拟。设计的音频控制板模拟器可以直接用于航空维修,不仅解决了原先测试音频系统需要借用航材的困难,而且实现了音频系统的自动测试,提高了测试效率,降低了测试成本。     

基于FPGA的可变尺寸块运动估计高效结构

针对可变尺寸块运动估计(VBSME,Variable Block-Size Motion Estimation)的硬件结构在现场可编程门阵列(FPGA, Field Programmable Gate Array)上实现时消耗资源多且速度慢的问题,提出了一种面积和速度优化的VBSME硬件结构.其中,绝对差累加和(SAD,Sum of Absolute Differences)的计算采用基于随机存储器(RAM,Random Access Memory)的累加计算方式,比基于寄存器合并的方式节省了面积并增加了速度;通过采用脉动比较链而非总线结构,增强了多个SAD值的比较能力,并能高效地实现对部分差排除算法(PDE,Partial Difference Elimination)的支持.基于Virtex-II型FPGA器件,本结构消耗了2261个slice,时钟频率达到164MHz,在搜索窗口为16×16时可实时处理标清格式的视频.与同类设计相比,设计的面积可减少77%,速度增加218%,FPGA的硬件效率显著提升.