企业竞聘上岗的过程控制

企业管理人员竞聘上岗制度在企业中应用广泛,在企业内部人才选拔中发挥了重要的作用。然而企业在实施竞聘上岗过程中存在着较多误区,影响到竞聘上岗作用的发挥。为通过竞聘上岗实现人力资源优化配置,本文对竞聘上岗的过程进行了分析,提出了竞聘上岗的过程控制,即竞聘前控制、竞聘过程控制和竞聘后控制,提高竞聘上岗的公平性、科学性和准确度。     

一种适合P2PMMOG的安全同步算法

为了保证游戏通信协议具有较好的状态同步和防欺骗能力,提出一种适合P2P MMOG的安全同步算法.该算法在防欺骗协议NEO中加入事件排序和基于事件关联的回滚机制,在保证更新信息安全交换的基础上,对游戏事件进行排序,并对迟到事件进行处理.实验结果表明,该算法保证了较好的回滚次数和响应时间,可以有效维护游戏状态的一致性.在防欺骗和游戏状态同步的基础上维护了游戏的公平性.     

基于改进粒子群算法的离场航班排序

航班离场过程中,以时间或经济损失最小的单目标排序会导致延误时间分配不均和多目标排序在求解时存在算法收敛速度慢、易于陷入局部最优的缺陷,导致计算效率低。为解决这一问题,基于航班优先级、尾流间隔、航班延误时间、航班延误标准差构造航班离场排序模型,对粒子群算法的惯性权重和学习因子采用动态调整的改进策略。以厦门高崎机场非拥挤和拥挤场景下的共4 h离场航班进行优化排序验证,结果表明：与先到先服务(FCFS)方法、惯性权重线性递减粒子群(LDWPSO)算法相比,文中方法非拥挤场景下延误总时间减少了72%,26%,延误标准差减少了27%,28%;拥挤场景下,较FCFS延误总时间减少69%,延误标准差减少68%,与LDWPSO算法相比,优化效果上无明显差异,但在解空间的迭代收敛速度更快,达到最优罚值的迭代速度提升了55.6%。     

多元受限下离场时间多目标优化调配模型研究

在空中交通受到多元限制情况下,对航班离场时间的优化调配可以解决空域拥挤,减少航班总体延误成本。采用了基于航班流的公平性指标和基于个体航班延误成本的效率指标作为模型的优化目标,建立了离场时间多目标优化调配模型。通过仿真算例对比了只考虑效率目标的离场时间单目标优化调配模型和同时考虑效率和公平性目标的离场时间多目标优化调配模型,验证了离场时间多目标优化调配模型的有效性。     

飞机地面除冰运行决策模型研究

对飞机地面除冰过程进行了分析,提出了一种包含航空公司、地面服务公司、机场除冰指挥三类Agent的多Agent飞机除冰调度模型．模型中每类Agent均采用归类式Agent结构。给出三类Agent的行为规则,按照“优先级高先服务”的原则为航班分配除冰资源。运用JADE软件开发框架开发Agent智能体,并就模型的可靠性、公平性、资源效用性进行了仿真研究,仿真结果验证了该模型的有效性.     

基于交通状态的离场航班动态协同排序方法

为适应协同决策(CDM)需要，考虑空管、航司和机场三方的诉求，对拥挤和非拥挤场景下的离场航班动态协同排序问题进行了系统研究。通过分析离场航班运行特性，利用离场航班的计划撤轮档时间(SOBT)和预计撤轮档时间(EOBT)数据设计了一种离场航班动态排序方法；针对各方构建了离场航班排序的多个优化目标，且为保证排序公平性，提出了航空公司延误公平性评价指标，将非受控离场航班优先级分为3类，对各类非受控离场航班设置其可接受的最大延误时间和最大位置偏移量，创建了基于交通状态的离场航班协同排序模型；采用带精英策略的快速非支配排序遗传算法(NSGA-Ⅱ)寻求离场航班动态协同排序的最优解。仿真结果表明:较先到先服务(FCFS)方法，所提方法在2种场景下各排序时段均增加多种排序方案，离场航班总延误均减少50%以上，且在非拥挤场景下提高了航空公司延误公平性。所提方法可对离场航班进行优化排序，显著减少航班延误，有效提升公平性，契合协同决策理念，可实现三方协同排序。      

SpaceWire多优先级分层调度交叉开关研究与设计

SpaceWire(SpW)路由是SpW网络的关键设备之一，采用纵横式交叉开关（crossbar switch）结构，由于SpW网络数据分组最大长度不固定，经典的滑动迭代轮询匹配（iSlip）调度算法并不适用。研究二维行波进位交换结构，提出一种多优先级分层调度的crossbar switch实现结构，为不同业务流量类型赋予不同优先级可以提高网络服务质量（QoS），采用基于仲裁反馈轮询（FBP）算法，在群组路由时具有良好输出公平性。通过向环型行波进位（CRCS）仲裁结构中插入寄存器分割组合逻辑组成流水结构降低组合延迟，提高最高系统频率，解决路由端口数量扩展的问题。使用可编程逻辑语言实现优先级数量和端口数量可配置的crossbar,CRCS结构具有资源占用少、仲裁速度快和易于扩展的特点。以4×4规模的crossbar switch为例，采用二维CRCS结构相比于线性扩展结构，仲裁逻辑单元数量节省67.3%，仲裁延迟降低约60%，在Xilinx V7系列现场可编程门阵列（FPGA）进行逻辑综合，行列各插入2级寄存器，即可满足最大规模下的SpW路由应用需求。