Turbo-TCM在AWGN和Raylelgh衰落信道下的性能研究

给出了一种简单的Turbo-TCM解调译码方法，使用这种方法可较容易地把Turbo码用于各种编码速率和QPSK，8PSK，16QAM或64QAM等各种调制方式下的TCM系统中。研究了各种编码速率和调制方式的Turbo-TCM在AWGN和Rayleigh衰落信道下的性能，并给出了仿真试验结果。     

本月靓机

国航最新喷涂的紫宸号A330彩绘客机从首都机场起飞飞往罗马。紫宸号机身上盛开着蓝色的鲜艳牡丹,黄色的枝蔓环绕在牡丹的周围,构成变形的凤凰图案,阳光照耀下尽显高贵典雅。紫宸号是奥运后国航配合品牌推广喷涂的首架彩色飞机,该图案是为了推广国航高端产品品牌:紫宸公务舱。     

基于FPGA的FQPSK调制的设计与实现

FQPSK是一种具有高频谱效率和高功率效率的调制方式。本文主要研究了FQPSK的调制解调原理,并在软件无线电架构的思想上,使用Verilog HDL语言进行了各个模块的设计,提出一种基于FPGA的FQPSK调制解调实现方案,给出实现的模块框图、硬件仿真结果与测试波形,其结论与计算机仿真结果相符,同时也验证了FQPSK的频谱优越性。这种FPGA实现方案具有高度集成、配置灵活等特点。     

基于稀疏阵列和码分信号的机载预警雷达STAP研究

基于稀疏阵列和码分正交信号,研究了机载雷达的空时自适应处理（STAP）技术,用于空中预警背景下的地面杂波抑制和运动目标探测。提出了稀疏阵列码分多相位中心孔径综合方法,采用正交编码信号实现多发多收,使综合后不同编码信号的相位中心在数量和分布情况上和满阵天线的相同,从而避免了稀疏阵列天线旁瓣较高的问题;在孔径综合的基础上,利用空时自适应处理方法完成杂波抑制,实现运动目标检测。仿真结果表明了本文方法的有效性。     

MPEG音频标准技术与发展

MPEG(Moving Pictures Experts Group)系列标准由ISO/IEC制订,是计算机多媒体应用最广泛的国际标准之一.MPEG音频作为标准的重要内容,其发展经历了内容表示、内容描述以及互操作应用框架等阶段.然而,作为支撑技术,更高效的编码方法和更精确的描述手段仍然是当前研究工作的重点.综合分析了MPEG系列标准中音频技术的现状,并提出和讨论了进一步研究中需要解决的若干技术问题.      

基于XML的“零编码”组件框架的设计与实现

为了提高管理信息系统的开发效率,适应用户界面的多变性,增强系统的可修改性和维护性,框架结合MVC和MDA的优势,使用XML描述业务流程、界面组件、数据组件、连接组件、业务组件;动态生成用户界面;创建业务流程、数据组件及连接组件的实例;采用Petri网来控制业务流程,协调各种组件完成业务逻辑处理。开发人员可在几乎“零编码”的情况下完成业务逻辑开发,极大地提高了开发效率,方便了系统变更与扩展,增强了系统可维护性。     

军用航空产品研制中的信息化矩阵式管理

军用航空产品研制任务的参与单位数量增多,行业和地区跨度扩大,传统的串行、独立的研制管理模式已经难以适应现代的军用航空产品研制管理,急需在信息化技术基础上结合先进的矩阵式项目管理,建立一种高效的协同工作环境、能够满足异地研制和沟通协调的军用航空产品项目管理模式。     

企业信息化中的信息编码标准化工作

探讨了企业信息编码需求的收集与分析、编码标准体系的构建及企业编码标准的选用、制定和实施等内容.     

基于混合战略均衡双寡头航空公司定价博弈研究

利用产品差异化理论和博弈理论,建立了双寡头航空公司市场竞争定价的不完全信息静态博弈模型,假定双方经营相同航线、选择相同机型、面临相同旅客,而在产品价格和服务水平方面存在差异性,在文献【1】中证明了这种博弈不存在纯策略均衡,按照纳什均衡解存在性理论,对混合战略均衡进行求证,得出结论：双方价格和服务水平的大小关系一致时,其市场份额和期望利润的关系与之相同;双方两因素关系随机变化时,其市场份额及期望利润同其变化程度有关,即结果不确定。     

基于FPGA的可变尺寸块运动估计高效结构

针对可变尺寸块运动估计(VBSME,Variable Block-Size Motion Estimation)的硬件结构在现场可编程门阵列(FPGA, Field Programmable Gate Array)上实现时消耗资源多且速度慢的问题,提出了一种面积和速度优化的VBSME硬件结构.其中,绝对差累加和(SAD,Sum of Absolute Differences)的计算采用基于随机存储器(RAM,Random Access Memory)的累加计算方式,比基于寄存器合并的方式节省了面积并增加了速度;通过采用脉动比较链而非总线结构,增强了多个SAD值的比较能力,并能高效地实现对部分差排除算法(PDE,Partial Difference Elimination)的支持.基于Virtex-II型FPGA器件,本结构消耗了2261个slice,时钟频率达到164MHz,在搜索窗口为16×16时可实时处理标清格式的视频.与同类设计相比,设计的面积可减少77%,速度增加218%,FPGA的硬件效率显著提升.