基于PXI的平显自动检测系统的设计

分析了PXI测试控制系统硬件集成的几种方案,并详细研究了基于PXI的平显自动检测系统的硬件集成方法。     

计算机语音系统硬件的研究和开发

介绍了计算机语音系统研究和开发的重要意义，描述了系统的基本组成硬件，并详细阐述了系统各部分的工作原理，以及各部分工作电路的设计，重点说明了语音系统构成的具体实现途径。     

一种机载配电系统1553B总线设计

以1553B通信数据总线为研究对象,基于数字式控制器（DCU）平台,对一种机载配电系统1553B通信数据总线进行了设计研究。在具体硬件、软件的设计过程中,结合现代数字式控制器DCU的平台,以DSP的F240为核心,以DDC公司的BU-61580协议芯片为基础,实现了机载配电系统1553B的机上通信要求,并通过地面电网联试试验验证了该设计的有效性。     

单片机在炮弹射击发数控制中的应用

介绍了航炮射击炮弹数目的单片机控制方法 ,并给出了较为详细的硬件组成及软件设计方案。     

基于嵌入式技术的B码信号中同步脉冲提取方法的研究

首先对B码信号进行了详细地码型介绍和理论分析,然后提出了一种利用嵌入式技术来提取B码信号中同步脉冲的方法。该设计的核心部分是一片CPLD芯片,其内部实现了B码同步脉冲上升延的提取,脉冲宽度调制等功能。对设计过程中出现的关键问题,如脉冲宽度检测和毛刺信号的消除,本文提出了解决方法,并给出了仿真结果。与传统的方法相比,该设计方案具有精度高,体积小,成本低,工作稳定等优点。     

基于FPGA 的机载视频切换显示和检测方案的设计与实现

提出了一种基于FPGA 的机载视频切换显示和检测方案。以可编程逻辑器件（FPGA）为核心处理器, 阐述了整个系统设计原理,并详细介绍了系统内部的硬软件设计。最后,搭建硬件测试平台进行测试和验证。 设计实现了5 路PAL-D 制视频输入、6 路PAL-D 制视频输出的实时切换显示功能,同时,对输入输出视频有 效性进行了检测。极大地简化了系统硬件架构和逻辑算法,且视频输出延迟较低,从而降低了系统功耗,提高 了系统的可靠性。     

软硬件协同仿真在图像滤波器演化设计中的应用

针对传统图像滤波器设计方法存在的局限性,将演化硬件引入图像滤波器设计中,提出软硬件协同仿真的演化思想,并设计了基于System Generator的图像滤波器演化系统。通过图像滤波器演化实验验证了演化系统的有效性,实验结果及分析表明,最优演化滤波器在性能和实现代价方面均优于传统滤波器。与现有的图像滤波器演化方法相比,软硬件协同仿真的演化方法具有实现简单、运算能力强、功能灵活等优点。该系统的演化算法可综合成硬件,为后续实现在线自适应滤波奠定了基础。     

High Hardware Utilization and Low Memory Block Requirement Decoding of QC-LDPC Codes

This paper presents a simple yet effective decoding for general quasi-cyclic low-density parity-check (QC-LDPC) codes, which not only achieves high hardware utility efficiency (HUE), but also brings about great memory block reduction without any performance degradation. The main idea is to split the check matrix into several row blocks, then to perform the improved message passing computations sequentially block by block. As the decoding algorithm improves, the sequential tie between the two-phase computations is broken, so that the two-phase computations can be overlapped which bring in high HUE. Two overlapping schemes are also presented, each of which suits a different situation. In addition, an efficient memory arrangement scheme is proposed to reduce the great memory block requirement of the LDPC decoder. As an example, for the 0.4 rate LDPC code selected from Chinese Digital TV Terrestrial Broadcasting (DTTB), our decoding saves over 80% memory blocks compared with the conventional decoding, and the decoder achieves 0.97 HUE. Finally, the 0.4 rate LDPC decoder is implemented on an FPGA device EP2S30 (speed grade -5). Using 8 row processing units, the decoder can achieve a maximum net throughput of 28.5 Mbps at 20 iterations.     

三维视景仿真系统的软硬件开发研究

根据三维视景仿真系统的开发要求,利用软硬件相关知识,建立了一套软件与硬件结合的三维视景仿真开发平台,同时介绍了建立此平台所需的一系列开发软件和要求的硬件支持。着重分析了各个软件适用情况和硬件配置作用,以及根据项目选择合适的开发环境。此开发平台具有计算速度快,运行速度快,硬件平台体积小,软硬件结合灵活的优点。仿真试验得到的运行结果和预期目标的对比,表明此开发平台的设计是合理的,效果是达标的,并且对三维视景仿真系统的进一步开发具有一定的指导意义。     

应用设计过程的胚胎硬件细胞单元粒度优化方法

胚胎硬件的高可靠性主要由新颖的硬件体系和细胞电路结构来保障,缺乏应用设计过程的可靠性提高方法研究。分析了在应用设计过程中可调的胚胎硬件可靠性影响因素,针对细胞单元粒度不同会导致细胞面积变化从而影响细胞阵列可靠性的实际情况,对传统可靠性模型无法体现细胞面积变化的不足进行了改进,建立了新的可靠性模型。通过实例分析,总结出不同细胞单元粒度情况下的细胞阵列可靠性变化规律,进而给出细胞单元粒度优化选择方法,设计者基于该方法不需设计完整电路就能确定自身设计能力范围内获得最大可靠性的细胞单元粒度。