光传操纵系统的发展趋势

对光传操纵系统的主要发展历程进行了综述,详细介绍了国外光传操纵系统发展的各个阶段的成果和特点,及国内光传操纵系统的发展现状,提出关键光传硬件的研制是飞机光传操纵系统方案实施的基础,针对航空领域的特点,对光传操纵系统中光电器件的选择及关键技术等进行了分析,给出了我国实施光传操纵系统研究的步骤和方向.      

基于Spartan-6的微结构探测器APV25数字化系统设计

为满足微结构气体探测器多通道信号高速读出的需求,文章基于现场可编程门阵列(FPGA)Spartan-6设计了128通道前置放大芯片APV25的数字化系统。该系统中,APV25输出的串行模拟信号经模/数转换芯片ADS5242进行模/数转换,由Spartan-6接收、解串、缓冲和打包后,经千兆以太网传送至计算机进行存储和分析。经测试,该系统可实现APV25的最大采样速率280 k Hz,基线噪声低至716 e-。输入电荷量低于75 000 e-时,电荷响应线性良好。由于APV25的抗辐射特性,该系统有望用于空间多通道辐射探测系统。     

胚胎电子细胞阵列中空闲细胞的配置

空闲细胞是胚胎电子细胞阵列(EECA)实现自修复的前提,空闲细胞越多,系统的可靠性越高,但过多的空闲细胞也将带来巨大的硬件资源消耗。在航空航天等领域,电子系统追求高可靠性的同时,硬件资源消耗也必须考虑,为优化胚胎电子细胞阵列中空闲细胞的配置,以阵列可靠性和硬件资源消耗为出发点,将多态系统理论引入到阵列的可靠性分析中,优化可靠性计算模型。针对经典胚胎电子细胞阵列,在不同自修复策略下,仿真并分析阵列的可靠性、硬件资源消耗与空闲细胞配置的关系。根据研究结果制定了不同自修复方式下空闲细胞的配置方法,同时兼顾可靠性和硬件资源消耗的要求。同时,研究了确定规模的胚胎电子细胞阵列自修复方式的选择方法。本文研究成果对推动胚胎电子细胞阵列的实际应用具有重要的意义。     

基于FPGA中CLB结构模型的内部进化及其容错

内部进化是研究在线可进化硬件的方法,可用于实现容错、自适应的航天器硬件系统.现场可编程门阵列(FPGA,Field Programmable Gate Array)是目前实现数字电路进化的主要可编程逻辑器件.本文分析了FPGA的结构特点,对其基本组成单元可配置逻辑块(CLB,Configurable Logic Block)的结构进行了简化,提出一种可编程逻辑器件模型,设计了一种基于该模型的内部进化方法,并实现了一个内部进化系统.采用故障注入的方法对内部进化的容错特性进行了研究,讨论了可进化硬件实现容错的条件.     

局域网(LAN)及其在中小型制造企业中的应用

本文主要介绍了局域网的拓扑结构的类型、特点及其在中小型制造企业中应用的方法和意义。同时也提出了中小型制造企业在开展CAD／CAM应用技术时，组建局域网络应该注意的问题和配置软硬件时应遵循的原则。     

机载CPU板硬件故障诊断平台的设计研究

针对某机载CPU板硬件检测与故障诊断的问题,提出了故障关联、功能点编码等检测方法.在握手测试的基础上,通过主动与被动相结合的方式,分层次、分模块地实现功能检测与故障诊断.给出了总体的设计思想与软硬件的实现方案.     

航空电子系统综合显示处理技术研究

集中控制和综合显示技术在先进作战飞机航空电子系统中的应用日益广泛,综合显示处理机作为航空电子系统控制和管理的核心,其系统结构、可靠性及综合显示控制将是系统平台设计要解决的首要问题.本文介绍了一种机载综合显示处理机,根据航空电子系统功能需求及显示控制系统结构,进行了系统层次化结构设计,并对综合显示控制系统的系统显示控制、通信控制及模块化设计与实现技术进行了研究分析,最后给出合理的模块化设计与实现方案.航空电子系统综合试验、应用表明,综合显示处理机性能先进、可靠性高,并极大地改善和提高了航空电子系统的整体性能.     

一种基于矩阵分裂的QC-LDPC码Log-BP译码方法

 针对高码率的准循环低密度奇偶校验码（QC-LDPC）提出了一种新的高效的log-BP部分并行译码结构,它通过矩阵分裂,将原监督矩阵分裂成多个小的矩阵,使原本的校验节点更新运算被拆分成多次处理,有效地降低了BP迭代运算的复杂度;通过组织不同小矩阵校验节点更新运算与变量节点更新运算的先后顺序,可以使不同小矩阵的校验节点更新运算与变量节点更新运算同时进行,从而提高译码器的译码速率。该方法既适用于非规则码,也适用于规则码。实验结果表明,与现有的log-BP译码方法相比,在相同的码速率下,校验节点更新单元（CNU）与变量节点更新单元（VNU）规模总量减小1/3;在相同的硬件资源下,译码速率提高1/3,另外该方法使CNU与VNU结构趋于对称,有利于设置更少的流水线级数,获得更好的时钟性能。     

一种图像缩放算法的SoC协同加速设计方法

针对无人机自主着陆的跑道检测、识别、跟踪等视觉算法中需要对大量图像进行缩放处理以便后续计算,但又对实时性要求比较高的情况,根据输入输出像素点的映射关系提出了一种适用于硬件加速的图像缩放算法,简化算法结构的同时利用现场可编程门阵列进行模块硬件功能的设计对算法加速,并采用软硬件协同的体系结构搭建实时图像处理系统。实验结果表明,该缩放算法处理精度高、耗时少,且用硬件逻辑实现后,可以进一步提速171倍,硬化后的系统可以通过摄像头获取图像数据,实时处理后在显示器中显示,达到30帧/s的处理速度,可以应用于实时性要求较高的图像处理算法中。      

一种航炮地面防走火装置

介绍了航炮地面防走火装置的设计方法 ,并给出了较为详细的硬件组成及软件设计方案。