一种新Turbo码交织器的VHDL设计

介绍了Turbo码和交织技术，分析了几种常用交织算法的特点。根据组合交织器的设计思路，提出了隔行写入螺旋式交织方案。利用硬件描述语言（VHDL）编程设计了这种交织器的电路，并给出了仿真结果。     

将一个偶数表为两个素数的二进伪和

进一步研究了作者最近提出的一个猜想:每个正偶数,均可表示成两个奇素数的二进伪和,且其表法有无穷多种。利用个人计算机,将猜想的验证范围由107扩大至109,并对表法数目的渐近公式进行了探讨。在某些方面,新猜想与著名的孪生素数猜想有一定的相似之处:如,当偶数为2的幂时,其两种表法在给定的素数范围内的数目几乎相同,且都比其他偶数的要小;对同一个偶数,两种表法数目随素数范围增大的速率基本一致。但在另一些方面,新猜想又表现出与孪生素数猜想迥异的特点,如一个偶数表成两个素数二进伪和的表法数目,并不取决于它的奇素因子,而似乎与其最大奇因子或二进制表示有关。     

一种Turbo码短交织器的设计方法

短交织器的结构对Turbo码的性能有很大的影响,通过探讨Turbo码编码器中反馈最小多项式的周期性和序列的可整除性问题,把可整除序列变为不可整除序列交织器,从而获得高码重的码字,并给出一种基于输入信息序列周期性特性的短交织器的设计方法.仿真结果表明是一种很有效的设计方法.     

非连续系统控制的研究

综述Ｂａｎｇ－Ｂａｎｇ控制、变结构控制、模糊控制、ＰＷＭ及ＰＣＭ（脉冲码控制）等非连续系统控制的原理及设计方法与近期研究成果，这些控制方法简化了机械结构并可达到复杂的控制，故具有广阔的应用前景。     

双星定位系统入站信号在低信噪比条件下的快速捕获

从整个系统的角度出发,对各种可行的快捕方式进行了分析,建立了简明准确的数学模型。运用这些数学模型就伪随机码、高斯限带噪声和多卜勒频移对快捕性能的影响进行了计算机模拟分析,得出了一些定量和定性的结论。并指出SAW 匹配滤波器是一种最佳的选择。此外,还对RDSS 标准入站信号的伪码同步图案进行了理论分析,并构想了一种可能的捕获方式。     

线性分组码不可检错误概率新的下限

线性分组码的不可检错误概率是评价自动请求重传(ARQ)系统的重要参数。不可检错误概率的计算涉及码的重量分布,而大部分码的重量分布还不知道,因此,研究不可检错误概率的限显得非常重要。本文得到了GF()上(n,k)线性分组码不可检错误概率的两个新的下限,在一定程度上,改进了Wolf等人的结果。由于新的限与码的重量结构无关,因此可以方便地估计任何线性分组码的不可检错误概率。     

信息隐藏技术中二维条码的实现

介绍了二维条码符号表示及纠错码生成,给出二维条码用于信息隐藏技术的方法和途径,实现了用 PDF417码传送信息,使通信信息更安全。     

一种基于RS码的跳频码序列的编写方法

跳频通信技术是一种重要的抗干扰通信技术 ,跳频图案的设计是跳频通信中的一项关键技术。在介绍几种跳频码序列的主要性能之后 ,重点阐述了 RS码作为跳频码序列的编码方法及其优良性能 ,举例说明了 (2 1 0 - 1,2 ) RS码的具体编写方法 ,该方法已在某工程中得到应用     

反欺骗抗干扰方法中欺骗脉冲的选择研究

反欺骗抗干扰方法是通过在真实脉冲前加入欺骗脉冲,使敌方干扰机截获欺骗脉冲释放干扰,抑制干扰幅度,可以从源头上削弱干扰效果。欺骗脉冲的选择影响抑制干扰幅度的效果,因此通过分析单频、伪随机码调相和线性调频等不同调制方式的欺骗脉冲与真实脉冲的失配效果,给出欺骗脉冲选择策略。     

一种数字接收机中DLL的设计

延迟锁定环(DLL)是扩频接收机中实现PN码捕获和跟踪的一个重要部分,文中讨论延迟锁定环的数字化实现。介绍延迟锁定环的经典结构、数控振荡器、伪码发生器、鉴别器、环路滤波器四个模块的工作原理以及在可编程器件中的设计和环路滤波器的参数设计,最后给出实验结果。