Turbo码在AWGN和Rician信道中的性能研究

对Turbo码在AWGN和R ic ian信道中的性能进行了仿真研究。利用Turbo码的译码原理分析了Turbo码在两种信道中的性能,给出仿真结果,表明Turbo码在低信噪比条件下,适合于AWGN和R ic ian信道。     

Turbo乘积码技术及其FPGA实现

介绍Turbo乘积码的基本概念,对chase译码算法、硬判决码字的可靠性计算、串行和并行迭代译码算法及其FPGA硬件描述语言的实现作了介绍和仿真,给出了仿真的译码性能曲线。     

基于改进最大期望算法迭代相位检测器的研究

近年来出现的基于最大期望(EM)迭代算法的相位同步算法具有比传统非数据辅助(NDA)相位估计算法更低的相位误差,是适合于Turbo编码系统的一种相位同步算法。然而,EM迭代算法对初值的选取比较敏感,收敛性较差。为了克服EM迭代算法收敛性较差的缺点,提出一种基于改进EM算法的Turbo编码系统迭代相位同步算法。针对EM算法的缺点,用数据辅助(DA)和NDA结合的方法得到的相位估计作为EM算法的初值。数值仿真显示,该方法具有比随机初始化EM算法更好的相位检测性能。     

基于码分复用的超空间分辨率成像技术

在遥感类光电成像系统中,光学镜头可实现较高空间分辨率,而光电探测器件空间分辨率不足,焦面图像的采样不满足Whittaker-Shannon抽样定理,频谱之间的混叠导致实际分辨率下降。基于此问题,提出了一种通过编码技术标识来自物空间的不同频率,再通过像空间的解码来消除频谱混叠的影响,进而实现超分辨率成像的方法。该方法在光路中没有微镜扫描等机械运动部件,同时具备在一定程度上降低噪声的特点。文中对频谱编码实现超分辨率的机理进行了仿真,依据仿真模型和结果对影响频谱编码效果进行了相关分析。     

利用神经网络逆控制系统提高 Turbo码译码性能

对Turbo码译码逆模型建立问题,提出使用神经网络结构的非线性滤波器来建立Turbo码译码自适应逆模型.采用最优常系数比例因子统计得到Turbo码期望衰减系数,通过利用期望衰减系数训练神经网络非线性自回归外输入NARX滤波器,建立全局范围内的Turbo码译码逆输入输出映射模型.在线性逆控制系统中采用该自适应逆模型,与非线性逆控制结构的自适应逆控制系统相比,具有系统结构简单、运算量小等特点.仿真结果表明在信噪比大于0?dB时,该自适应逆模型算法收敛迅速、稳定,计算误差保持在较小的范围之内.自适应逆译码模型从译码机理角度提供了一种改善译码性能的新途径.     

多分辨率重采样实时解压缩硬件系统研制

主要介绍基于多分辨率重采样算法的图像实时解压缩硬件系统体系结构的设计，首先描述多分辨率重采样算法的解压流程；而后提出实现多分辨率重采样解压算法的超大规模集成电路结构；最后以可编程序门列成功实现，实验表明，解压缩硬件系统数据处理速度快，满足图像恢复实时性要求。     

V-BLAST BASED LDPC-CODED RELAY COOPERATION

An efficient LDPC-coded multi-relay cooperation architecture is proposed based on virtual vertical Bell Labs layered space-time （V-BLAST） processing for uplink communication, where minimum-mean-square-error （MMSE） and BP-based joint iterative decoding based on the introduced muhi-layer Tanner graph are effectively de- signed to detect and decode the corrupted received sequence at the destination. By introducing V-BLAST transmis- sion to the coded multi-relay cooperation, relays send their streams of symbols simultaneously, which increases the data rate and significantly reduces the transmission delay. The theoretical analysis and numerical results show that the new LDPC coded cooperation scheme outperforms the coded non-cooperation under the same code rate, and it also achieves a good trade-off among the performance, signal delay, and the encoding complexity associated with the number of relays. The performance gain can be credited to the proposed V-BLAST processing architecture and BP-based joint iterative decoding by the introduced multi-layer Tanner graph at a receiver-side.     

VGA文本状态下显示汉字的方法

本文涉及的是微机的实用技术,即如何在西文系统下,使用西文软件直接编制汉字的应用软件的方法。这对于充分利用进口的软件资源,开发和善及微机在民航中的应用软件起到促进作用。在本文中具体给出了如何使用 TURBOC 编制汉字应用软件的方法。     

适用于空间通信的LDPC码GPU高速译码架构

鉴于目前空间通信对高速、可重配置信道译码器的需求,利用图形处理器(GPU)的并行化运算特点,提出了一种低密度奇偶校验(LDPC)码软件高速译码架构。通过优化Turbo消息传递译码(TDMP)算法节点更新运算线程块内和块间并行度、减少非规则行重造成的线程分支、降低线程对节点更新信息存储资源的访问延时以及合理量化译码器存储信息来提升译码内核函数的执行效率。并在此基础上引入异步统一计算设备构架(CUDA)流处理机制,设计优化的译码器输入输出数据传输和内核函数之间的执行调度方式以及CUDA流上的译码线程资源配置方式,最大化译码吞吐率的同时降低译码延时。在Nvidia最新的Tesla K20和GTX980平台上对国际空间数据系统咨询委员会(CCSDS)遥测标准LDPC码进行的TDMP译码实验结果表明,本架构进行10次迭代译码的吞吐率最高可达约500 Mbps,平均译码延时约为2ms左右。与现有结果相比,本架构在保持软件架构配置灵活性的同时更加有效的兼顾了译码吞吐率和延时性能。     

一种多码率QC-LDPC码译码结构设计与实现

为了满足在一个系统中使用多码率LDPC(Low Density Parity Check)码字的需求,设计了一个7Kbit长度多码率LDPC码的译码器,分析了各种码率之间校验矩阵的相似性,提出了复合译码结构中变量节点运算单元、校验节点运算单元以及迭代存储器单元的复用方案.通过在变量节点运算单元以及校验节点运算单元输入端增加若干选通开关,就可以使这些运算单元适于多码率的处理.通过管脚的选择,此译码器支持非规则0.4码率、非规则0.6码率以及非规则0.8码率3种工作译码模式,并用Altera公司的FPGA进行了实现.综合结果表明,所提出的复合结构在不损伤单码率译码性能的前提下,仅用略多于0.8码率LDPC码单独译码的硬件资源实现了3种码率码字的译码.