桥函数及广义桥函数的研究进展

桥函数和广义桥函数均为三值函数系,都是将初始序列经复制方式和移位方式变换后而形成的.它们包括了一些常见的非正弦正交函数,如沃尔什函数和方波函数等.简要介绍了近10年来北京航空航天大学通信与电子系统博士点在非正弦正交函数方面研究的一些新进展,重点介绍了复制理论和广义复制方法,桥函数、广义桥函数的复制生成方法、性质及其应用等专题.      

低密度奇偶校验码快速收敛译码算法研究

介绍低密度奇偶校验码(LDPC码)的构造方法和置信传播译码算法,引入基于校验节点的一种快速收敛译码算法——串行译码算法。从树的深度方面分析串行译码算法的消息收敛特性,证明该算法与置信传播译码算法相比具有较好的收敛特性,且降低了译码复杂度。在加性高斯白噪声(AWGN)环境下,采用BPSK调制方式分别对串行译码算法和置信传播算法进行了计算机仿真。结果表明,串行译码算法的译码性能具有明显的改善。该算法使硬件实现变得更容易,资源占有量会降低,这就为LDPC码的工程实现提供了一种可行的方案。     

非规则LDPC码译码量化问题研究

对应用于国家数字电视地面传输标准的非规则LDPC码的log-BP译码算法实现中的量化问题进行研究,针对三种不同的编码效率的码字,对接收数据和中间变量进行均匀和变精度量化方案设计,并在高斯信道上仿真。通过对误码率和译码硬件复杂度两方面的对比和优化,得出了标准采用的LDPC码log-BP算法量化的实用性结论,作为硬件实现及其他应用的重要依据和参考。进一步指出对中间变量采用“变精度量化”方案,可使误码率非常接近无量化处理。     

深空通信文件传输协议的交织技术研究

引入喷泉编码技术应用于深空通信,对CCSDS文件传输协议进行改进,提出了一种针对深空环境长时延、高误码率、丢包率大和链路易中断等特点的基于数据包交织的文件传输协议。根据深空通信文件传输的业务需要设计了两种不同的级别概率分布,接收端只需要接收到一定数量的数据包,就能够恢复出整个原始信息,无需或需要很少反馈确认信息。仿真验证交织技术能够简化传输协议,减少文件传输时延,增大系统的吞吐量并保证通信的有效性。
     

利用有限域上向量空间构作具有仲裁的认证码

利用有限域上向量空间的子空间构作了一个具有仲裁的认证码，计算了这个码的参数。当收方和发方的编码规则按等概率分布选取时，各种攻击成功的概率也被算出。     

CCSDS中LDPC码编码器的FPGA设计与实现

CCSDS标准推荐了一组适用于深空通信的LDPC码。为了满足在一个系统中使用多种码率LDPC码的需要,设计了一个能够实现标准中4种码率码编码的通用编码器,该编码器合理安排了生成矩阵存储单元,充分复用了硬件资源,用一种码编码需要的资源消耗实现了4种码的编码,大大节省了资源;用VHDL语言在FPGA上实现了该编码器,通过仿真验证,表明该编码器在占用硬件资源不大的条件下,能够正确完成4种码率码的编码。     

深空探测低信噪比通信研究

与传统无线通信相比, 深空通信由于传输损耗巨大、探测器能量受限且轨道多变等因素, 须解决信噪比(Signal to Noise Ratio, SNR)极低、数据接收不连续及信道参数多变等难题. 针对这些问题, 论述了在深空探测极低SNR下需重点研究的深空天线组阵、编码与调制、联合解调译码、喷泉码以及其自主无线电实现等关键技术, 以有效协助解决上述深空通信难题. 同时, 讨论了这些关键技术的发展趋势及其在未来深空通信中的应用.      

多码率RS码部分并行译码结构设计

为了满足在一个通信系统中使用多码率RS(Reed-Solomon)码的需求,提出了一种多码率部分并行结构的RS码译码器.按照功能,该译码器可分为伴随式计算模块,关键方程求解模块以及错误位置和错误值求解模块3个主要组成部分.针对符合CCSDS标准的2种RS码的特点,将运算系数相同的伴随式计算子单元进行复用;在关键方程的求解运算中使用一种新颖的部分并行结构,使得复用部分和非复用部分的运算周期相同,以减少运算等待时间,提高译码效率;在错误位置和错误值求解中采用查表方式完成Forney算法的系数相乘,并复用求逆查表运算和系数相同的钱氏搜索计算子单元,以减少资源的消耗.通过码率选择信号,可以选择RS(255,223)和RS(255,239)2种译码模式.通过Altera公司的FPGA(Field Pro-grammable Gate Array)对该多码率译码器进行了硬件实现,结果显示此译码器仅消耗2981个逻辑单元和9472 bit的存储器资源,大大低于2种单一码率译码器消耗资源的总和.     

准循环LDPC码译码器的FPGA实现

文章提出了一种可以兼容不同码率规则和非规则准循环低密度校验码（LDPC）的部分并行译码结构,基于该部分并行结构在Altera公司的StratixII—EP2S90器件上验证并实现了DTMB标准中三种准循环低密度校验码的译码器。FPGA资源统计表明,在并行路数相同的情况下,采用该部分并行结构可以节省大约45％的逻辑单元。