一种多码率QC-LDPC码译码结构设计与实现

为了满足在一个系统中使用多码率LDPC(Low Density Parity Check)码字的需求,设计了一个7Kbit长度多码率LDPC码的译码器,分析了各种码率之间校验矩阵的相似性,提出了复合译码结构中变量节点运算单元、校验节点运算单元以及迭代存储器单元的复用方案.通过在变量节点运算单元以及校验节点运算单元输入端增加若干选通开关,就可以使这些运算单元适于多码率的处理.通过管脚的选择,此译码器支持非规则0.4码率、非规则0.6码率以及非规则0.8码率3种工作译码模式,并用Altera公司的FPGA进行了实现.综合结果表明,所提出的复合结构在不损伤单码率译码性能的前提下,仅用略多于0.8码率LDPC码单独译码的硬件资源实现了3种码率码字的译码.      

基于卫星ATM传输系统的LDPC码构造方法研究

在卫星ATM传输系统中,由于信道的高误码率,要求对ATM信元进行有效的误码保护。LDPC码是一种性能优越的纠错码。文章针对卫星ATM传输系统构造了一种新型的非规则LDPC纠错码,并对规则和非规则LDPC码进行仿真对比。仿真结果表明,对小于6个ATM信元进行纠错保护时,非规则LDPC码和规则LDPC码具有相似的性能;当被保护信元数超过6个时,非规则LDPC码具有更优越的性能。     

某型遥控遥测系统中最佳帧同步码的确定

本文在文[1]的理论研究基础上,比较了九组n=16的伪随机序列,然后,选定了一组适合于在某型PCM遥控/遥测组合系统中使用的最佳帧同步码。 本文的成果,可供其他有关方面借鉴。