涡轮叶片温度场插值的坐标变换法

研究了利用坐标变换求涡轮叶片温度场的插值方法。选择等叶高面间的叶片体为研究对象,利用20个节点包络此叶片体,在物理坐标与虚拟坐标之间建立坐标变换函数,确立物理坐标节点与虚拟坐标节点的映射关系,通过坐标变换把形状复杂的叶片体变换为规则的正方体,在虚拟坐标系中、规则的正方体上插值求得涡轮叶片体任意点的温度值。通过算例验证了该方法的可行性和正确性。     

一种改进的双重频退速度模糊方法

本文分析了双重复频率退模糊方法的局限性和误差成因,提出了一种统计求解方法进行速度退模糊.此方法同传统方法的差异在于,其首先对Nyquist数进行估计,再进行退模糊处理.理想实验和在中频相参多普勒天气雷达上的实际结果分析均表明,改进的方法具有更好的解速度模糊性能,且具有较高的实效性.     

无人机三维航路规划技术研究及发展趋势

由于搜索空间巨大,三维航迹规划一直是航迹规划中的难点,而无人机只有进行精确的三维航迹规划才能提高低空突防的成功率。本文描述了无人机在线航路规划的影响因素,分析了无人机动力学约束及威胁场约束,探讨了无人机航路几何建模方法及三维航路规划算法的研究概况,并着重分析了三维航路规划算法如禁忌搜索、人工势场法、粒子群优化算法、Dijkstra算法及A＊算法。最后,阐述了无人机三维航路规划面临的关键问题及发展趋势。     

气流激励下叶片的高周疲劳概率寿命预估

航空发动机中叶片振动引起的高循环疲劳失效是尤为突出的问题,将概率方法引入叶片高周疲劳寿命预估是叶片高周疲劳问题研究的重要途径。建立了叶片系统的概率疲劳积累损伤模型,由求得的振动应力出发,提出了一套完整的气流激励下叶片高周疲劳概率寿命的预估方法,分析中可以量化各种不确定因素对振动应力和疲劳寿命的影响,包括模态特征的不确定性和激励特征的不确定性。结合具体工程算例,分析得到某小型发动机二级静叶在工作转速下随工作时间增长的概率疲劳积累损伤,并给出了对应的工作可靠性。     

直背式轿车加速行驶气动阻力的计算

用CFD方法对直背式轿车加速过程中非定常外流场进行了数值模拟,计算出不同速度及加速度情况下汽车的气动阻力.结果表明某一速度和加速度情况下气动阻力主要与此刻的速度和加速度有关,其他因素对它的影响较小,并通过两次线性拟合,得出阻力与速度及加速度的计算公式,该公式可以直接计算出汽车在加速行驶时在某一速度和加速度值下的气动阻力.      

临近空间飞行器测控与信息传输系统频段选择

 临近空间飞行器是高性能信息化武器平台,测控（TT&;C）与信息传输系统是其信息保障的核心,而选择合理、可行的频段是展开系统设计的前提和基础。频段选择影响到整个技术方案的制定,是一个需综合考虑、影响深远并具有战略意义的关键问题,从国际电联（ITU）国际标准、高速数传、接收信噪比（SNR）、“三抗”、超视距中继、黑障、雨衰以及设备研制成熟度8个方面全面、细致论证了近空间平台测控系统的频段选择问题,最终得出在视距链路中以Ka频段为宜,在超视距链路中以Ku/Ka双频段为宜的结论。     

某型导弹贮存架模态分析

基于ANSYS软件平台,在模态分析理论基础上,对某型舰载导弹贮存架结构进行了模态分析,得到了贮存架结构前十阶模态结果;着重分析了前五阶模态振型,指出了贮存架弯曲振动和扭转振动是其结构动态特性的主要表现形式;指出针对导弹贮存架结构进行的模态分析,可为贮存架结构的动力学研究工作提供基础和依据。     

一种改进的FMCW SAR RD成像算法

FMCWSAR将调频连续波与合成孔径成像技术结合于一体,是一种新近被提出来的成像雷达体制,它以其体积小、重量轻、成本低、分辨率高等一系列优点,引起越来越多的关注。然而,在FMCWSAR系统中,雷达连续不断地发射信号,调制信号周期相对较长,停一走（STOP AND GO）近似不再成立,所以要用合适的算法来实现成像。针对FMCW SAR的特点,详细推导了停一走近似失效时FMCW SAR的信号模型及处理过程,提出了一种改进的RD算法。此方法是通过补偿连续运动引入的多普勒频移,消除连续运动的影响。     

MTPS蜂窝夹芯结构传热性能及热应力分析

对于金属防热结构的蜂窝夹芯结构的稳态情况,基于材料的全灰体假设,同时考虑热传导和热辐射两种传热形式对温度场的耦合作用,利用热流量守恒建立了蜂窝芯层温度场的非线性积分方程。离散化后利用数值方法得到方程组的数值解。对于美国兰利研究中心的实验结果,与本文方法的对比计算结果基本吻合。进一步,利用计算结果讨论了给定面板温度边界情况下,下面板、柱体层的灰度、蜂窝结构长径比对夹芯温度场的影响。并根据温度场和近似的应力分析模型,用半解析结果讨论了稳态情况下蜂窝芯层上的热应力。     

一种准循环低密度校验码部分并行编码结构设计

为了满足在一个系统中使用多码率低密度奇偶校验（LDPC）码字的需求,设计了一个多码率准循环LDPC（QC LDPC）码编码器;按照功能,将编码器分成输入缓存单元（ISU）、生成矩阵存储单元（GMSU）、矩阵乘法运算单元（MMU）以及输出缓存单元（OSU）4个主要组成部分;通过使用多个小块存储器组合的方式设计ISU可以使无效存储空间降到最低;通过分析各种码率生成矩阵特点,将矩阵进行分割,从而将各种码率生成矩阵所需要的信息存储在若干个存储单元中;MMU用于完成信息位与矩阵的乘法与求和运算,运算单元的数目和GMSU的数目相等;OSU中包括两个存储器,采用乒乓操作,以提高编码速率。通过管脚的选择,此编码器支持0.4, 0.6以及0.8码率3种编码模式。最后用Altera公司的现场可编程门阵列（FPGA）EP1S801508C7对编码器进行了实现。结果显示此编码器仅耗费5 339个逻辑单元,占FPGA总逻辑单元的7%,耗费439 296比特的存储器资源,占FPGA总存储器资源的6%。