扩频信号快捕算法硬件设计与实现

为提高扩频信号捕获门限及伪码相位捕获准确度 ,在多通道并行捕获技术的基础上介绍块匹配算法和单点多次平滑算法两种相关峰检测方法 ,并在以 FPGA和 DSP为核心的单板系统上实现。其中单点多次平滑算法已应用于工程实际中的软件数据处理算法。实践表明 ,该方法有效地提高了检测门限 2 d B。在 FPGA数字电路设计实现中 ,提出了多个并行捕获通道共用一个载波 NCO,一个伪码 NCO及伪码产生器的方法 ,大大节省了硬件资源 ,在规模为 1.6万门的 FPGA芯片内共设计码并行快捕通道 12 8个。     

基于FPGA的通用串行信号产生器的设计

在国内航空航天飞行器的研制过程中,经常重复设计各种串行信号产生器。为解决该问题,文中分析了串行信号和FPGA的特点。给出一种基于FPGA的通用串行信号产生器的设计方法。以某型号导弹串行信号产生器作为实例,介绍设计方法,并给出该实例在工程实现时所采用的设计方法以及设计中应注意的问题。用该方法设计的串行信号产生器具有电路简单、修改方便、成本低、面积小的特点。     

DDS中实现波形压缩的一种方法

直接数字频率合成(DDS)技术，被广泛应用于现代电子系统及设备的频率源设计中。将DDS设计下载到FPGA中，将使系统更为可靠。应用中如何利用有限的FPGA硬件资源，得到高速、高质的DDS是经常要面对的问题。在直接数字频率合成(DDS)设计中利用波形压缩节省FPGA资源。硬件测试证明，该方法可行并完全达到设计要求。     

利用等离子体加速器发射超高速 微小空间碎片的研究

文章介绍了国内外微小空间碎片超高速撞击地面模拟实验研究的现状,描述了国内等离子体微小空间碎片加速器的研制进展和初步实验结果,分析了该加速器在空间碎片防护研究工作中的应用。在初步调试阶段,在系统设计满负荷储能6%和35%的条件下,分别将100 ?m和200 ?m的玻璃微粒加速至5.5 km/s和9.3 km/s。利用该加速器可以模拟研究10～1 000 ?m的微小空间碎片对卫星功能材料的撞击损伤特性,可以加速模拟研究卫星关键部件或分系统在大量微小空间碎片撞击下的失效机理和失效模式,为卫星防护微小空间碎片的设计提供技术支持。该加速器还能为国内发展星载空间微小碎片探测仪器的设计和标定提供模拟实验条件。     

微波散射计数字接收机DDC的设计与实现

微波散射计是一种用于测量目标后向散射系数的有源微波遥感器。文章介绍了作为微波散射计重要部件之一的数字化中频接收机,指出数字下变频在微波散射计数字化中频接收机的数字化和软件化过程的作用。根据微波散射计数字化中频接收机工作机理与数字下变频原理,结合Matlab算法仿真技术,设计并实现了基于FPGAIP核的数字下变频。仿真与实测结果表明：基于FPGAIP核设计实现的数字下变频能够满足微波散射计数字化中频接收机性能指标要求,并且具有灵活性、通用性、修改参数方便等特点。     

基于FPGA的FIR滤波器设计

本文详细介绍了基于Altera公司FPGA的DSP开发技术,通过实例FIR滤波器,阐述了基于DSP Builder的开发流程,并用ModelSim进行了仿真。     

低轨卫星可重构通信系统设计

提出一种适合于在轨重构的低轨卫星通信系统软、硬件架构方案,从工程实施角 度探讨包括天线、RF前端和基带处理单元在内的可重构硬件平台、可重构策略与软件控制流 的可行性,分析了可重构卫星通信系统实现的关键技术。利用软件无线电技术,分析了基带 和射频前端分离,可裁减、复用式平台实现的基本路径,以及基带、射频天线单元重构的实 现方法。通过各常规通信模式射频前端和数字部分的灵活组合,同时支持多频点、多模式的 通信制式,达到节省硬件成本和提高系统灵活性的目的。最后研制了一个可重构卫星通信地 面测试原理样机,模拟了卫星有效载荷和地面通信站在IS-95体制下两种CDMA加密码字间的 动态重构,有效验证了本文提出的可重构策略的正确性与合理性。
     

FPGA多模式高效脉冲压缩工程应用

针对现代雷达系统功能需求多样化、处理数据量大的特点,提出一种基于现场可编程门阵列（FPGA）处理平台的多模式高效频域脉冲压缩方法。其快速傅里叶变换（FFT）模块采用复式FFT结构,其运算能力比基-4 Burst I/O结构提高了一倍;参考函数模块采用实时查表法,根据发射信号基本参数对参考信号进行实时生成;脉冲压缩模块进行了知识产权（IP）核封装处理,使其既能通过灵活配置适应多工作模式实用需求,又能够便利地移植和复用。采用此方法在基于Virtex-7 FPGA硬件平台上进行试验验证,结果表明,该方法能够高效地实现8192点至32768点脉冲压缩处理,处理点数多,实时性高,且处理结果满足航天工程应用要求。     

瞬时超宽带接收机初探

超高速ADC器件的模拟输入带宽达到了18GHz以上,微波接收机可以采用软件无线电设计方法进行设计,其减少了频踪、变频等环节,降低了微波系统的设备量。将传统的信号跟踪式数字信道化技术、FPGA处理阵列和DSP处理阵列应用到瞬时4GHz以上的超宽带数字接收机中,可对2~18GHz内的信号进行并行处理,其处理能力得到了极大提升。     

基于FPGA的CMOS图像传感器LUPA-4000时序设计

文章在分析CYPRESS公司CMOS图像传感器LUPA-4000驱动时序的基础上,采用现场可编程逻辑阵列(FPGA)作为其硬件实现平台,使用Verilog作为该时序设计的编程语言,设计了在其极限频率66MHz下,包含系统校时功能、积分时间可调功能、并行操作功能、多斜率积分功能和NDR(Non-destructive readout)功能的驱动时序。该设计不仅能产生正确的时序以驱动芯片正常工作,而且充分开发了该器件的辅助扩展功能,大大增加了器件使用的灵活性,有效提高了该传感器的成像品质。经软件仿真和结合硬件平台的测试证明:该设计的正确性和稳定性均满足要求。此时序设计驱动下的探测器芯片动态范围更大、工作更灵活,适合于空间探测,尤其适用于空间暗目标的动态跟踪。