一种星载计算机秒中断间隔可控的校时方法

传统的星载计算机时间维护主要由软件实现,为了避免校时过程中秒中断间隔过小或过大,软件需要通过复杂的逻辑和算法对外部计时器Intel 82C54芯片进行多次操作才能实现一次校时,较容易出错,且占用CPU机时较多。随着未来航天器智能处理的任务越来越多,CPU机时越来越紧张,为了将CPU从繁琐的校时操作中解放,提出了一种基于FPGA的秒中断间隔可控的校时方法。通过FPGA逻辑电路设计星时计时器,利用秒中断间隔约束条件设计校时触发条件,当满足校时触发条件时,FPGA逻辑电路自动实现校时操作,很好地解决了校时过程中秒中断间隔过大或过小的问题,节约了CPU机时。该校时方法已在多台星载计算机上应用,取得了较好的效果。     

基于FPGA的实时图像采集和去噪系统设计

对采集或传输过程中受到的噪声干扰信号进行预处理,并保持图像传输的实时性,是图像处理系统需要解决的问题。对于实时性要求高的图像处理系统而言,用软件来实现噪声的预处理相对来说是比较耗时的,因此必须寻求其他解决方式。文章设计基于FPGA的新型模块化集成电路来实现图像采集和去噪,并通过试验和仿真测试验证了设计的实时效果。     

利用等离子体加速器发射超高速微小空间碎片的研究

文章介绍了国内外微小空间碎片超高速撞击地面模拟实验研究的现状,描述了国内等离子体微小空间碎片加速器的研制进展和初步实验结果,分析了该加速器在空间碎片防护研究工作中的应用.在初步调试阶段,在系统设计满负荷储能6﹪和35﹪的条件下,分别将100μm和200μm的玻璃微粒加速至5.5 km/s和9.3 km/s.利用该加速器可以模拟研究10～1 000μm的微小空间碎片对卫星功能材料的撞击损伤特性,可以加速模拟研究卫星关键部件或分系统在大量微小空间碎片撞击下的失效机理和失效模式,为卫星防护微小空间碎片的设计提供技术支持.该加速器还能为国内发展星载空间微小碎片探测仪器的设计和标定提供模拟实验条件.     

基于 FPGA的终端一体化 1553B总线协议测试系统

MIL-STD-1553B(以下简称“1553B”)总线在飞机的航电系统中作用重要。为了摆脱对国外 1553B协议芯片的依赖,研究设计了 1款基于 FPGA的终端一体化 1553B总线协议测试系统。系统采用模块化的设计方法,使用 Verilog语言进行代码编写,设计实现了 4路 1553B总线,每路实现了 BC、RT、BM终端一体化,完整地实现了 1553B协议的功能,并且实现了 10种类型的故障注入。通过上位机测试对该系统进行了板级验证,测试结果表明:本设计实现了预期功能,相对于功能单一的 1553B协议芯片,该系统极大提高了应用场景的灵活性和可靠性。     

高动态GPS卫星信号模拟器设计与实现

介绍了高动态GPS信号模拟器的设计原理和组成,阐述了设计中的关键技术,并给出了软件和硬件实现方案。其中软件部分采用V isual Basic 6.0和V isual C 完成,硬件信号处理板采用FPGA完成,通过高速的计算机并口实现了软硬件之间通信。此系统被成功的应用到了卫星导航定位系统的研发过程中,工作性能稳定,具有了模拟器的基本功能,为验证接收机的定位性能、信号跟踪和捕获性能等提供了一个逼真的高动态信号环境。     

中频软件无线电接收机的设计与实现

文章通过对软件无线电基本理论的研究,得出一种多相滤波数字正交变换的中频软件无线电结构,A/D的采样频率只有原采样频率的一半,这样就降低了对采样器件的要求。为了降低后续DSP处理速度需求压力,文中利用FPGA实现了多相滤波数字正交变换结构的延迟滤波,证明了这种结构的正确性和可行性。     

基于变论域模糊控制算法的仿真与FPGA优化实现

针对单力臂模型的复杂动力学行为,设计了一种不依赖于被控对象的精确数学模型的变论域模糊控制器。在闭环系统中,角位移量的跟踪偏差和其变化率作为系统输入,并将控制器的初始论域设为［-3,3］,其值可通过伸缩因子来调节。基于Matlab软件仿真,验证单力臂模型对预期指令的跟踪性能。另外,基于现场可编程门列阵(FPGA)硬件,采用移位操作和分段线性化两种方法对控制器进行优化。由此,无乘法器和片上内存零占用的设计结构显著降低了硬件资源负担。实验结果表明:本文所提变论域模糊闭环控制方法在精确度(低于0.02)、自适应性以及实时性等方面性能较优越,具有一定工程应用价值。     

基于SRAM的FPGA片上容错技术

针对基于SRAM的FPGA的结构特点,对三模冗余进行了改进,提高了可靠性。提出了一种有多个重构模块可以容忍多个故障的局部重构方法,阐述了其实现方法,并做了性能分析,运用此方法设计了自主研发项目中的遥测、遥控电路,并在美国Xilinx公司的Virtex系列FP-GA上演示了其实施过程。     

基于PCI总线和SDRAM的高速数据采集卡研制

针对被动式毫米波成像系统对高速数据采集的要求,提出了一种基于PCI总线的高速数据采集卡的实现方案。该方案应用了高速AD、FPGA及SDRAM等高速电路,使用FPGA作为主控芯片,利用SDRAM对数据缓存。实现了双通道高速数据同步采集的目标,达到了最高采样率为200Msps、量化精度为8bit、存储深度为每通道4MByte的技术指标。     

基于HLS的红外遥感图像连通域快速提取方法

连通域提取是红外遥感图像目标检测算法中的重要组成部分,包含在粗检算法中,能够筛去多数虚警,提升粗检效果,减少检测算法的运算量,降低系统功耗.现有的一些连通域提取算法基于CPU处理方式设计,不适合部署在现场可编程逻辑门阵列(FPGA)硬件端.本文采用高层次综合(HLS)的开发模式,设计了适合FPGA加速的连通域提取方法,...