首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   345篇
  免费   59篇
  国内免费   19篇
航空   187篇
航天技术   65篇
综合类   16篇
航天   155篇
  2024年   1篇
  2023年   5篇
  2022年   10篇
  2021年   6篇
  2020年   12篇
  2019年   6篇
  2018年   15篇
  2017年   15篇
  2016年   16篇
  2015年   11篇
  2014年   17篇
  2013年   9篇
  2012年   28篇
  2011年   34篇
  2010年   37篇
  2009年   30篇
  2008年   27篇
  2007年   31篇
  2006年   38篇
  2005年   22篇
  2004年   21篇
  2003年   11篇
  2002年   6篇
  2001年   2篇
  2000年   5篇
  1999年   1篇
  1998年   2篇
  1997年   1篇
  1995年   2篇
  1993年   1篇
  1992年   1篇
排序方式: 共有423条查询结果,搜索用时 765 毫秒
261.
对基于FPGA的自适应滤波器进行了研究.首先,分析了最小均方根(LMS)算法原理,并介绍了陷波器的稳定性问题.然后,提出了一种基于FPGA的自适应滤波器的实现方法,并进行了仿真验证.最后搭建了试验平台验证了陷波器的功能.仿真和试验结果表明,该自适应陷波器有良好的滤波功能.  相似文献   
262.
通过对Turbo码的原有译码算法的研究和仿真,发现原译码算法延时较大、译码速率较低,为了改善译码性能,提高译码速率、减小译码延时,文章提出了一种新的译码算法,并进行了性能仿真和工程实现,证明这种译码算法具有良好的性能和实用价值,与原有译码算法比较,在性能上也有优越性。  相似文献   
263.
用FPGA实现DDS的设计   总被引:1,自引:0,他引:1  
主要介绍了直接数字频率合成器DDS(Direct Digital Frequency Synthesizer,简称DDS)的原理和特点,研究了用FPGA实现DDS的设计方法,给出了为提高芯片运算速度、加大输出带宽、减小芯片面积等而采用的流水线架构、查找表压缩等优化方法.并给出了仿真结果.  相似文献   
264.
以FPGA为核心的数字秒表,具有外围电路少、集成度高、可靠性强等特点.该数字秒表的设计是以VHDL为开发工具,以QuartusⅡ为软件平台,采用模块化设计,并通过数码管驱动电路动态显示计时结果.给出部分模块的VHDL,源程序和仿真结果,仿真结果表明该设计方案的正确,展示了VHDL语言的强大功能和优秀特性.  相似文献   
265.
提出了一种高动态环境下GPS接收机实时捕获的FPGA硬件实现方案。此方案针对高动态环境下GPS接收机对信号捕获速度的要求和当前硬件平台,在平均采样预处理后,选取5组数据中的2组进行捕获,以捕获精度的较小降低为代价实现单颗GPS卫星信号的实时捕获。通过对高动态环境下模拟信号捕获过程的仿真和硬件实现,验证了此种捕获方法的正确性和可行性。  相似文献   
266.
基于XiLinx的FPGA芯片,构建一个嵌入式的片上DPSK解调系统,对DPSK的数字化解调技术进行研究。设计中充分利用软件设计的灵活性和FPGA的可重配置特性,可根据不同的需求更改软件和硬件接口设计,以完成不同的任务。与分离设备相比,扩大了应用范围,提高了可扩充性和可兼容性,且设备集中,更易于管理和维护。  相似文献   
267.
根据再入遥测技术的特征,再入遥测系统应具备实时信号处理的能力和切换工作模式的能力。文中用FPGA控制数据通道,选择PCI作为再入遥测系统与计算机的接口,用浮点DSP实现信号的实时处理。经过仿真测试,该方法符合再入遥测系统的要求。  相似文献   
268.
为了保证系统的实时性,数字信道化接收机要求具有实时分析处理大量数据的能力。设计实现了一种新的高速数字并行分析系统,该系统能对输入信号的频谱进行分析,检测出雷达信号与干扰信号,并输出其相关参数信息。构建的FPGA+DSP处理系统的结构灵活,开发周期较短,易于维护和扩展,并适于模块化设计。  相似文献   
269.
介绍了一种基于IDE硬盘的多路数字视频方案。该方案采用对IDE硬盘的直接读写技术,直接将视频数据记录在硬盘上并形成FAT32文件格式。实验结果表明,该方案可以达到高速存储的要求,存储数据可以直接用普通PC机进行访问。  相似文献   
270.
基于FPGA的数字锁相环的设计   总被引:4,自引:0,他引:4  
介绍数字锁相环的基本结构,详细分析基于FPGA的数字锁相环的鉴相器、环路滤波器、压控振荡器各部分的实现方法,并给出整个数字锁相环的实现原理图。仿真结果表明,分析合理,设计正确。  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号