基于FPGA的视频转换模块设计与实现

主要阐述了基于FPGA的视频转换模块（VCM）的设计与实现,重点描述了VCM模块的系统结构设计、基本硬件设计及功能实现。VCM模块主要完成显示信息的选择、叠加、图像缩放等功能,显示信息通过输出接口分别输出到显示器上。     

基于可满足性问题求解器的星上FPGA永久损伤容错技术研究

现代卫星广泛使用的FPGA在空间高能粒子的影响下,会产生门电路的永久性损伤。而传统的三模冗余等容错方法不但成倍增加了系统硬件开销,还存在因冗余器件耗尽而失效的风险。因此,提出一种利用FPGA自身冗余资源,修复永久性损伤的容错方案。该方案通过建立FPGA内部资源的功能模型,将容错问题转化为数学上的可满足性问题。并且利用经过改进的GSAT算法对该问题求解,可以获得在功能上与损伤前完全相同的电路结构,及其所对应的FPGA配置文件。将该文件重新下载到FPGA中,可以屏蔽损伤带来的影响,从而达到利用FPGA自身冗余资源容错的目的。通过实验和分析可以看出,本文方案具有对损伤修复成功率高、计算量小和需要内存空间少的特点,因此符合星上计算能力和硬件资源十分有限的实际情况。     

基于FPGA的动态可重配置方法研究

对FPGA应用的研究发现,随着FPGA门电路总数的增加,其内部布线的数目和复杂度随之增加,但是随着系统规模的增大,单芯片资源的利用率反而下降。在这种背景下,人们开始把注意力转移到FPGA逻辑资源的时分复用上来,对FPGA的逻辑资源进行动态重配置,以提高FPGA芯片的利用率。在对重配置技术的基本概念以及特征分类进行概要介绍的基础上,较为详细地介绍了四种基于FPGA的动态重配置方法,并针对重配置关键技术和发展趋势进行了探讨。     

基于FPGA的高速LVDS接口的实现

给出了一种基于FPGA的高速LVDS接口设计,利用FPGA内部的SelectIO资源,设计并构造了LVDS接口发送单元、LVDS接口接收单元和对齐状态机。并基于Xilinx Virtex-5平台成功搭建了一个500 Mb/s高速LVDS串行互联系统,通过仿真和测试,验证了系统的有效性,为后续采用FPGA实现各种高速协议奠定了良好的基础。     

用于磁悬浮轴承的三电平PWM开关功放设计

三电平PWM开关功放是适用于磁悬浮轴承的新型放大器。本文简述了该放大器的工作原理,在此基础上设计了以FPGA为核心的功放电路。分别介绍了电路各部分组成,工作原理及设计中的注意事项。试验结果证明了此种功放在系统所需频率范围内具有良好的动态特性。     

一种基于FPGA位流回读与重配置的空间硬件容错方法

分析FPGA的配置数据帧格式以及整个器件中配置数据帧的类型和分布,在此基础上给出具体的位流回读故障检测方法和重配置容错方法,最后给出了实现该容错方法的一个实例.论文研究可为星上拟采用基于SRAM的FPGA的各分系统电路容错设计所借鉴.     

电离层综合探测器数据采集处理单元设计研究

电离层综合探测器(CDI)是一种面向快速响应航天器平台、用于原位综合探测电离层等离子体及未完全电离中性气体的新概念空间环境探测仪器, 实现了对常规平板朗缪尔探针、阻滞势分析器和离子阱质量分析器的小型化、一体化设计与集成. 本文基于USB2.0接口和FPGA (Field-Programmable Gate Array)技术, 选用高集成度的COTS (Commercial-Off-The-Shelf)器件, 对CDI多通道数据采集处理单元的系统方案和硬件设计进行研究, 并对FPGA的逻辑资源利用情况和Fusion器件内部ADC采样以及FIFO (First Input First Output)读写时序进行了仿真和分析.      

一种用数字集成电路FPGA实现的伪速率调制器

介绍一种用数字集成电路实现的伪速率调制器及其应用.该调制器用一片FPGA实现3个通道的伪速率调制器.有别于用软件或模拟电路实现的方法,该调制器用数字电路实现,其中一阶环节通过移位算法实现指数运算,简单灵活,既克服了模拟电路和软件实现的缺点,又具有模拟电路实时性高、精度高以及软件实现方式方便灵活的特点,适用于整星信息一体化和综合电子技术的卫星控制系统体系结构.     

一种混合粒度奇偶校验故障注入检测方法

为了实现高效的抗故障注入攻击,提出了一种混合粒度奇偶校验故障注入检测方法。传统奇偶校验检测方法为每n比特设置一个奇偶位,表示该n比特的奇偶性。随着n的减小,奇偶位个数增加,资源消耗增加,检测率提高。为了实现故障检测率和资源消耗的折中,对电路故障注入敏感部分或关键部分处理的数据采用细粒度奇偶校验（即n值较小）,对其他部分采用粗粒度奇偶校验。以RC5加密算法为例,阐述了混合粒度奇偶校验故障检测方法的原理和应用,并对不同粒度奇偶校验方法的故障检测率及资源使用进行了理论分析。实验结果表明,与整个RC5电路都采用字（n=32 bit）奇偶校验相比,混合粒度奇偶校验故障注入检测方法可以提高故障检测率29.44%,仅增加资源消耗2.48%。      

基于FPGA的大比例系数高精度I/F电路设计

加速度计是惯性导航系统的核心部件,通常加速度计的输出信号为模拟电流,为便于导航计算机对采集数据解算处理,需经过I/F（电流/频率）转换电路。为满足某惯导系统对大比例系数加速度信号采集转换的要求,在经典I/F电路的基础上结合FPGA+A/D设计了一种比例系数大于90000脉冲/（s·mA）,量程为6mA的电流频率转换电路,同时转换电路支持串口输出。通过对该大比例系数I/F转换电路的温度特性、线性度、零位稳定性等指标的测试,表明该电路性能良好,有利于进一步拓展应用范围。