轰炸雷达计算机系统设计

轰炸雷达的核心是雷达计算机系统,既要具有很强的实时处理能力,又要具有高可靠性.本文从工程设计角度出发,详细介绍了轰炸雷达计算机系统的硬件设计.     

谐振式光子晶体光纤陀螺信号检测及处理技术研究

谐振式光子晶体光纤陀螺是一种具有小型化、高精度等潜在技术优势的新型光纤陀螺,是国内外惯性器件研究的一个重要发展方向。针对谐振式光子晶体光纤陀螺的结构和信号检测原理进行了详细的叙述,确定了基于FPGA的陀螺信号检测总体方案,陀螺信号处理及控制模块主要由频差信号解调、复合拍频检测、闭环反馈控制、数据编码输出以及调制信号模块组成;随后重点介绍了窄线宽半导体激光器的驱动控制方案,在调制解调及频率偏差检测方案上采用数字相敏检波器实现频率偏差检测,在谐振频率闭环跟踪锁定方案上采用数字PI控制器实现环路光频率控制;最后进行了谐振式光子晶体光纤陀螺实验测试系统搭建,以及谐振曲线测试和谐振频率闭环锁定测试。     

一种采用收发双缓冲结构的1553B总线接口的设计与实现

从简化结构、提高实时性的角度出发,提出了一种RT模式下的1553B总线接口。该总线接口硬件上以BU-61580为总线协议处理器,以FPGA为主处理器,在FPGA内部实现接口粘合逻辑,省去额外电路,做到无缝链接。软件上在接收端采用子地址双缓冲模式,保证数据一致性和正确性,发送端提出了发送双缓冲机制,在保证可靠性的前提下提高了数据更新的实时性。详细阐述了总线接口的设计和实现方案,并通过仿真和实验手段证明了该接口方案的可行性和有效性。     

基于FPGA的时间数字转换技术综述

基于FPGA的时间数字转换(FPGA-Based Time to Digital Converters, FPGA-TDC)具有较短的开发周期和更灵活的开发方式,随着针对TDC的研究工作越来越多,应用于不同场景的各种FPGA-TDC架构也相应出现,但是对于这些架构的分类和命名,并没有一个统一的标准。采用一种以分辨率来源为分类依据的方法,对近几年国内外研究机构关于FPGA-TDC的成果进行了分类,综述了该领域的技术方法,总结了各类架构的优缺点,并且对FPGA-TDC未来的发展做出了展望。     

采用FPGA实现基于LMS算法的自适应均衡器的设计研究

近年来,自适应均衡技术在无线通信系统中的应用日益广泛,利用自适应均衡技术在多径环境中可以有效地提高数字接收机的性能。本文阐述了在用MATLAB软件仿真的基础上使用FPGA芯片设计自适应均衡器的一种方法;简要介绍了此设计中采用的各个主要功能模块,后者应用到相应的硬件平台上,取得了一定的设计效果。     

一种基于PCI总线的可编程雷达信号模拟器实现

针对目前雷达回波信号模拟器功能单一、信号回放速度低的问题,提出了采用计算机PCI总线式结构、高速FIFO和高速D/A的实现方案,使模拟器的数据更新速度达到8 MHz,信号回放速率达到73 MHz;采用FPGA技术,使系统参数程控可选,且可方便地改动其组成结构以适应不同类型的雷达.通过对合成孔径雷达(SAR,Synthetic Aperture Radar)回波信号的仿真输出,并经现场运行表明,该方案可行,样机运行可靠,满足对高分辨率图像的仿真要求.      

基于FPGA的现场数据采集无线传感器设计

针对大型试验现场数据采集具体应用,采用FPGA器件Cyclone芯片作为核心处理器件,利用Cyclone控制A/D转换芯片AD1674执行采样控制,在QuartusⅡ平台下执行软件编程实现正确的A/D转换的工作时序控制流程,并在FPGA片内实现对AD采样后的数据实现串行结构FIR滤波处理。又设计了FPGA对nRF2401的逻辑接口,以通过射频链路向外传输数据。     

中频数字化扩频接收机IC设计与实现

介绍一种适合测控系统应用的中频数字化扩频接收机大规模集成电路的设计与实现 ,并给出实验结果。该半定制集成电路以 FPGA为载体 ,不仅可以完成中频下变频、码同步、码跟踪、载波跟踪、解扩、解调的功能 ,还具有测距能力 ,其特点为增益高、体积小、应用灵活     

基于FPGA的嵌入式步进电机恒流控制系统设计与实现

长期在轨运行的航天器需具备补加推进剂功能,补加过程通过步进电机驱动浮动连接机构实现。在保证航天器稳定运行在轨补加前提下,从简化软件设计角度出发,本文提出步进电机相电流自适应闭环控制方案,即通过比较器完成电流硬件比较,由FPGA根据比较结果对步进电机相电流进行恒流斩波,以控制步进电机相电流误差不大于10%,从而保证浮动连接机构平稳运行。为验证步进电机相电流控制效果,通过仿真和实验的方法进行测试,测试结果表明,基于FPGA恒流斩波的闭环控制方式可以有效地将步进电机相电流误差限定在10%范围内。     

全并行结构FFT的FPGA实现

提出了一种基于FPGA实现的全并行结构FFT设计方法,采用X IL INX公司最新器件V irtex II P ro,用硬件描述语言VHDL和图形输入相结合的方法,在ISE 6.1中完成设计的输入、综合、编译及布局布线,并用M od-e lS im和M atlab对设计作了联合仿真。结果表明,通过利用FPGA器件中大量的乘法器、逻辑单元及存储器等硬件资源,采用全并行加流水结构,可在一个时钟节拍内完成32点FFT运算的功能,设计最高运算速度可达11ns,可实现对高速A/D采样数据的实时处理。