面向空间应用高可靠图像数传设备的设计与实现

针对空间高速图像数传任务需求, 设计并实现了一种采用SpaceWire总线传输协议的高速图像数传设备. 该设备的硬件以FPGA为控制核心, 完成对SpaceWire协议芯片的初始化配置、收发数据包处理、中断和异常状态处理等操作. 重点阐述了FPGA的可靠性设计, 包括状态机设计、异步时钟域设计和数据包传输与链路错误的恢复设计. 测试表明该设备能够稳定可靠地实现140 Mbit/s的图像数据传输, 对于链路的突发错误在一定时间内具有错误数据恢复能力, 能够有效保证传输数据的正确性和稳定性.      

基于未加权区域采样的直线反走样算法

直线作为组成图形的基本元素,其生成方法一直是计算机图形学研究的基础内容之一.针对非垂直且非水平直线在光栅图形显示器存在的走样现象,结合经典的Bresenham算法和未加权区域采样思想,提出一种新的反走样直线生成算法.相比于传统的未加权区域采样以及Wu算法,该算法主要利用整数加减运算完成直线的反走样,计算简单,利于FPGA(Field Programmable Gate Array)硬件实现.仿真结果表明:新算法的仿真速度约为传统未加权区域采样的3倍,与Wu算法仿真速度相当;利用Wu算法生成的直线平滑性较好,但是沿着直线方向的某些相邻像素灰度值相差较大,而新算法生成的直线不但平滑效果好,而且沿直线方向相邻像素灰度值相差不大,因此,相比于Wu算法,新算法反走样效果更佳.     

FPGA可配置资源测试方法研究

FPGA是广泛应用于集成电路设计等多种领域的关键器件之一,随着FPGA的迅速发展,对FPGA的测试得到了广泛重视和研究,其测试技术也越来越复杂。本文以XILINX公司的Virtex XCV300E器件为基础,研究了基于93000集成电路测试系统的FPGA器件测试技术,为FPGA的应用级测试提供了一种有效的方法。     

基于PCI总线的LXI B类接口模块设计

介绍了在LXI C类接口模块的基础上,设计的基于PCI总线的LXI B类接口模块。重点解决了基于IEEE1588协议的LXI精密时钟同步技术。在模块设计中采用了FPGA对时间信息加盖时戳和直接获取网络数据包的方法,以提高系统的定时精度。该模块可以与传统仪器组合,构成低成本、高性能的LXI仪器。     

千兆光纤先锋网通信协议及其在网卡中的实现

根据航空电子综合系统的特点,对FC标准簇进行简化,设计了先锋交换网的通信协议(FC-Pio(Fibre Channel-Pioneer Net)协议).重点介绍其在网卡(MC)中的实现.由于简化了通信协议,软硬件的合理分工,使全部控制电路集成在一片FPGA之中,用双面PCB板实现.采用FC-Pio精简协议,也有效地降低了软件通信开销,提高了数据通信效率.     

基于Virtex4的SoPC系统设计

随着微电子技术的飞速发展和嵌入式系统要求的提高,硬件集成度迅速增长,以FPGA作为物理载体进行芯片设计的SoPC设计方式已经兴起.以PowerPC405处理器硬核为核心,开发基于PowerPC405的SoPC系统.本系统中,将通常独立的处理器、外设,分别作为硬核、软核集成入FPGA中,达到系统可编程、减少外围器件数目和PCB面积、降低功耗以及提高系统抗干扰能力等目的.针对SoPC开发的关键技术进行分析,最后采用Xilinx的Virtex4 FPGA实现基于PowerPC405的SOPC系统.     

基于DSP和FPGA的模拟机数字多通道电路测试系统研制

采用DSP和FPGA相结合的方式,研制出一套数字电路测试系统,以FPGA仿真运行环境、DSP作为系统控制,可对模拟机多通道数字信号板进行测试,实现故障通道的检测。该系统电路结构简单,实用,具有可扩展性。     

直驱式两指型在轨捕获装置控制器设计

针对非合作目标的在轨捕获,本文设计了一种直驱式两指型在轨捕获装置控制器.针对空间单粒子翻转事件影响,采用反熔丝FPGA作为控制器的核心处理单元,实现了多种传感器信息的采集,电机驱动,抱闸控制及与外部的总线通讯,并针对该捕获装置提出了速度控制与力矩控制的复合伺服控制策略,即在合拢和拖动阶段采用速度控制方式,在锁紧阶段采用力矩控制方式.在地面模拟实验平台进行了捕获实验,结果表明该控制器能够实现在捕获过程的运动控制并且保证锁紧力矩达到要求.     

一种基于FPGA实现LVDS信号视频处理方法

本文基于FPGA实现OpenLDI LVDS信号编解码及矩阵切换功能,可以在使用FPGA为核心的视频处理系统中节省专用编解码芯片和矩阵芯片.使用FPGA可以提升产品的可扩展性和可配置性,进而达到降低功耗及节省成本的目的.     

面向在轨高效实时图像处理的二值权重沙漏网络加速器设计

为了实现在轨高速实时图像处理,提出了基于多级预测校准机制及查找表方法的二值权重沙漏网络加速器。首先,提出了一种计算架构来统一支持二值权重及多位宽权重卷积计算;其次,提出了多级预测模型来实现可变精度的高效卷积,基于这2种方法可以将网络的计算量降低77.4%,推理速度提升2.3倍。本文针对残差模块中跳转连接造成的存储访问问题,提出了基于模块计算的流水架构,使得片上存储需求及访存操作分别降低了60%和31%,最终在28 nm工艺下完成了硬件后端设计以及性能分析,该加速器的面积为0.7 mm2。在500 MHz工作频率下,功耗为117 mW,功耗效率达到10.15 TOPS/W,与当前主流二值加速器相比提升2个数量级以上。