基于FPGA的BOC(1,1)信号捕获技术

BOC调制是新一代卫星导航系统中广泛采用的调制方式,在时域上具有多峰值特性,副峰的存在增加了捕获的难度。采用自相关副峰消除技术(ASPeCT)在原有的BOC码相关支路的基础上增加一条伪码相关支路,可以有效削弱码相位检测函数的副峰,避免误捕获,是一种性能良好的BOC信号捕获技术。提出一种采用二维并行快速搜索的在FPGA芯片中实现ASPeCT捕获技术的方案,可以显著缩短捕获时间。在理论分析和仿真验证的基础上,采用Verilog硬件描述语言在接收机FPGA+DSP平台上编程实现,在露天测试中,成功捕获到Galileo E1B卫星导航信号,并对ChipScope采集的数字中频信号的多普勒频率和码相位静态捕获结果进行验证,与同一段信号的Matlab仿真结果一致,证明所提出的技术方案正确合理可行。     

三模冗余对SRAM型FPGA寄存器上电状态的影响分析

SRAM型FPGA容易受到空间辐射环境引起的单粒子翻转效应影响,造成软件在轨故障进而影响任务成败,因此在空间应用时普遍采用三模冗余技术进行设计加固来提高软件可靠性。使用Xilinx TMRTool工具实现SRAM型FPGA的三模冗余是目前流行的三模冗余实现方式,该方式无需额外编写代码,简化了设计师的工作。分析了Xilinx TMRTool对软件网表文件的改变流程和机理,对比了三模冗余处理前后FPGA寄存器的不同布局布线结果,分析了三模冗余工具对寄存器置位和复位的影响,给出了以SRAM型FPGA为核心控制器的产品设计建议。     

基于ARM的嵌入式系统中FPGA配置方式研究

介绍了基于SRAM LUT结构的FPGA的几种在线配置方式,同时给出了在嵌入式系统中利用ARM7TDMI微处理器产生FPGA配置时序的方法;给出了最小系统应用电路;结合程序,分析如何产生FPGA的配置时序;本方案的实用性在本文得到充分说明.     

用FPGA实现abc坐标系的三维空间矢量调制算法

研究了一种应用于三相四桥臂逆变器的基于abc坐标系的新的空间矢量调制算法,避免了传统的αβ0坐标变换,使开关矢量的选取和占空比的计算更简单,显著降低了调制算法的复杂性。同时详细说明了基于abc坐标系的空间矢量脉宽调制算法的原理,并研究了用FPGA来实现该空间矢量调制算法的方法。由于FPGA不需要顺序执行指令,可以多个进程并发执行,响应速度快,可明显提高系统性能。仿真和实验结果证明了该空间矢量调制算法的正确性和利用FPGA实现该算法的可行性。     

异构融合的航空嵌入式视觉计算平台

作为航空电子领域智能信息处理的重要组成部分,视觉计算包含大规模图形图像数据采集、传输、感知、融合和显示处理。因此,视觉计算是航电任务系统的主要计算负载,对嵌入式核心计算平台的处理能力要求较高。然而随着摩尔定律的放缓,同构的通用处理平台无法满足大规模视觉计算需求。特定领域加速器通过对芯片架构的优化,对视觉任务等数据流为主的处理模式具有较好的并行加速能力。设计实现了一种基于特定领域加速器的异构融合航空嵌入式视觉计算平台,通过FPGA、GPU、NPU等异构资源融合,加速实现图像处理/图形渲染等航空应用,达到实时处理的效果。     

SDRAM在机载显示系统中的研究应用

飞机座舱显示系统是航电电子系统的重要组成部分,在机载显示器实时视频图像处理中,通常都要对视频图像进行缓存,因此需要大容量的存储器。传统的SRAM由于成本高、速率慢,已经无法满足视频处理对存储器的要求,SDRAM速率快、容量大、体积小,是比较理想的器件。提出一种基于SDRAM的设计,在DVI视频处理电路中可以实现对1600×1200的视频做图像缓存处理,可以在航电显示系统中用于视频缩放、视频压缩、视频增强等。     

基于WSN的航空器装配制造过程数字采集技术研究

研究了基于WSN的航空器装配制造过程数字采集系统与数字化柔性装配技术中可以延长系统生命期和构建通用平台的关键问题,如数据采集协议、数据编码、传感器节点的调度、传感器节点及汇聚节点的硬件DSP/FPGA设计等.     

卫星数据传输高效调度方法及实现

近年来卫星通信向大容量、宽带化方向发展,数据传输高效调度技术的研究成为热点。文章对卫星AOS 数据传输中通道资源使用情况进行分析,提出了一种数据传输高效调度方案,该方案通过高效利用数据传输中的无效间隙,提高数据传输通道利用率。经理论分析、FPGA 仿真以及硬件测试验证表明,使用所提调度方案后数据传输通道中有效数据占比优于99. 99%。高效调度方案较原有数据传输方案能更有效的利用卫星数据传输通道,为卫星数据高效传输提供了一种新的技术途径。     

基于 FPGA 的 DVI 视频接收器设计

针对目前 DVI 视频传输的大规模应用,给出了一个符合 DVI1.0规范的基于 Xilinx Virtex-5 FPGA的 DVI视频接收器的实现方法.该方法利用简单的电阻电容和 FPGA内置数字控制阻抗(DCI)功能来实现TMDS电平的转换,利用 FPGA 内置的 DDR 和 ISERDES 实现 DVI 数据的串并转换,利用 FPGA 内置时钟资源实现时钟恢复和相位调整,最后经过逻辑解码,输出并行带同步信号的视频数据     

基于FPGA的高速高效率数字下变频

介绍了一种基于FPGA的高速高效数字下变频实现结构,该结构基于抽取器的等价原理,对数字下变频结构进行简化.通过理论推算分析,发现该结构可大幅度减少资源消耗和提高系统的处理速度,并通过FPGA仿真验证了理论和工程实现的一致性.