SMS4算法应用于空间数据加密的研究及实现

随着空间科学及民用应用任务的增多,空间科学及民用应用任务的数据安全性问题越来越突出。空间数据加密方式受到重量、功耗、资源等限制,需要花费尽量少的代价来实现数据加密。文章提出了对敏感数据采用软件加密的思路。通过对加密算法、运行模式的比较,选择使用我国学者吕述望研发的SMS4算法,计数器运行模式(CTR)。使用FPGA对CTR-SMS4算法进行了设计实现和仿真。结果表明,该算法占用资源较少,运行速度快,适用于空间数据加密。     

卫星数传分系统通用地检测试中频接收机设计

为满足卫星数传分系统测试任务需求，提出一种通用性、灵活性强的地检测试中频接收机设计方案.采用软件无线电设计思想，设计基于PXIe总线的模块化平台，通过FPGA进行硬件实现，符合CCSDS标准.经过工程实践，所提出的地检测试中频接收机方案已应用于工程型号，并成功执行各阶段测试工作.      

一种基于时分复用的复系数自适应IIR陷波器的FPGA设计与实现

为解决多路并行信号窄带干扰抑制时的资源消耗问题,文章设计了一种以时分复用方式对多路并行信号进行抗干扰处理的二阶复系数自适应IIR陷波器,并对其性能进行了定点计算机仿真;在Stratix EP1S40F780C7芯片上实现了其功能,并使用SignalTapⅡ逻辑分析仪完成系统调试,结果表明该时分滤波器可以工程实现且性能完全满足要求。     

星载FPGA内时序电路设计与时钟控制技术分析

在分析星载FPGA内时序电路特性以及FPGA可编程资源特性的基础上,指出了FPGA内同步时序电路出现时钟偏斜现象的机理。针对时钟偏斜,提出了星载FPGA内时序电路的设计准则。基于设计准则,提出了并行移位寄存器的一种异步化设计方法,阐述了在FPGA源代码中设置设计约束,或在逻辑综合与布局布线过程中联合设置设计约束,将主要同步时序电路时钟信号布置在全局时钟网络上的方法。工程实践表明：上述方法很好地解决了星载FPGA内同步时序电路时钟偏斜问题,可确保星载FPGA工作的稳定性与可靠性。     

一种纠3错BCH译码器的FPGA设计

文章基于一种较新颖的纠3错BCH码逐步译码算法和结构原型,提出了BCH译码器的完整实用化结构,采用FPGA设计并实现了纠3错BCH(31,16)译码器。该译码方案的特点是主体结构通用、资源占用少、运行速度高,非常适合于需要对传输帧的帧头实施特殊保护的数据传输应用场合。     

航天器遥控FPGA片上容错设计技术研究

结合深空探测项目研制任务研究遥控数据接收处理电路FPGA片上容错设计技术。在研究航天器遥控数据接收处理电路数据模型的基础上,提出遥控数据接收处理电路FPGA片上小粒度自主备份容错设计方法;应用此新方法进行遥控指令通道FPGA设计优化;针对FPGA缺陷成团性,进行遥控指令通道FPGA布局优化,最终设计出能够自主容错,容错能力更强,可以应对缺陷成团性影响的新一代遥控指令通道FPGA。这一FPGA的实现,验证了文中提出的新方法,也为未来深空探测项目、微小卫星等提供新的遥控产品。     

基于FPGA的M位并行分布式算法的FIR滤波器设计

介绍基于查找表结构的分布式算法的基本原理,提出M位并行分布式算法的实现方法。以2位并行分布式算法结构的FIR滤波器设计为例,在Altera Cyclone系列芯片上实现32阶12位FIR滤波器,并对其性能和资源占用进行分析。     

总投资7500万,康斯特公司将入驻永丰基地

11月1日，北京康斯特仪表科技股份有限公司（以下简称康斯特仪表）签约实创股份所属永丰产业基地I-22地块科技企业加速器（三区）项目A5号楼，该项目的成功签约为永丰产业基地I-22地块项目招商再添新彩。该项目建筑面积达到6224平方米，投资总额为7500万元。     

基于FPGA的硬件ECC校验的设计与实现

随着存储技术的高速发展,以NAND FLASH为存储介质的存储系统具有存储密度高、容量大、体积小、功耗低和成本低等优点,因此NAND FLASH在不同的领域都得到了广泛的应用。然而,由于NAND FLASH本身的工艺局限性,其数据在传输与存储过程中可能发生"位翻转"的现象,故为了保证存储数据的可靠性,NAND FLASH存储系统在使用过程中需要伴随一定的检错与纠错机制。在对常用的NAND FLASH存储系统校验算法进行简要介绍的基础上,结合NAND FLASH的本身特性,确定在系统中使用ECC校验。对ECC校验的原理及FPGA设计实现进行了阐述,并对设计实现进行了功能仿真和试验验证。     

用FPGA设计十进制计数器

电子设计自动化（EDA）的实现是与FPGA技术的迅速发展息息相关的，具有用户可编程的特性，以原理图输入或本编辑，能进行波形仿真和硬件仿真，实现系统集成，降低开发成本。