商用FPGA器件的单粒子效应模拟实验研究

描述了商用Xilinx Virtex\|II Pro器件的重离子辐射实验,以评估器件的单粒子翻转(SEU)特性并检验测试方法的有效性。针对器件不同的功能模块设计不同的实验方案,分别测试了FPGA配置信息,内嵌PowerPC处理器和RocketIO Gbit收发器的单粒子翻转截面,并对观察到的错误进行分析与分类。实验同时表明配置信息的周期刷新和三模冗余设计是减轻单粒子效应的有效方法。
     

CORDIC算法研究与实现

提出一种基于CORDIC算法的数字鉴相方法。首先介绍CORDIC算法的基本鉴相原理,然后讨论算法的抗噪和抗正交两路失衡性能,对算法精度进行分析,最后给出算法在FPGA中的工程实现,仅使用移位和加法即可完成。为满足实时性要求,采用流水线结构。实验结果表明,相比于传统的查表方法,CORDIC算法实现了计算精度、运算速度和硬件资源利用等方面性能的兼顾。     

基于FPGA的收发共用天线体制时序的实现

介绍了一种基于FPGA的收发共用天线体制时序产生方法,给出了设计思路和仿真结果。该方法在电离层斜向返回探测系统IOBSS气中应用效果良好。     

基于FPGA的增强Lee滤波算法设计与实现

增强Lee滤波算法能够较好地滤除影响SAR景象匹配性能的相干斑噪声,是一种非常有效的SAR图像预处理方法.为了提高图像处理算法在硬件上实现的实时性,本文根据FPGA编程特点,对增强Lee滤波计算过程进行优化,并利用硬件描述语言完成了增强Lee滤波在FPGA中的实现.实际工程应用表明,此种方法能够快速实现SAR图像相干斑...     

基于FPGA最大迭代次数可变的LDPC译码器设计

文章给出了一种基于FPGA最大迭代次数可变的LDPC译码器设计方法。与传统的固定的最大迭代次数译码相比,该方法将译码的实际迭代次数少于分配的最大迭代时间用于对下一帧数据的译码,可以有效利用LDPC迭代译码过程中的空闲时间,来提高译码器的译码性能。在同样的数据吞吐率下,有效地提高了译码性能,而在同样的译码性能情况下,有效地降低了使用的FPGA硬件资源。非常适合译码性能要求高条件下实时高速译码器的设计。     

面向空间应用的高精度磁阻磁强计设计及性能测试

文章基于磁阻磁强计的工作原理,提出了高精度磁阻磁强计三分量探头和电子电路设计方案:改进磁强计三分量探头结构,以消除三分量磁畴间的相互干扰所引起的测量误差;采用交流耦合和闭环控制工作模式,以消除磁畴排列紊乱带来的影响,稳定磁强计的工作状态。关键性能指标的测试结果表明,磁阻磁强计在1 Hz点处的频谱噪声达到38 pT/(Hz)~(1/2),其噪声性能显著提高。另外,该磁阻磁强计采用微型化结构设计,便于安装,满足微小卫星的空间磁场探测的需求。     

异步串行智能通信的FPGA实现方法

可编程逻辑器件随着微电子制造工艺的发展取得了长足的进步,今天已经发展成为可以完成超大规模的复杂组合逻辑与时序逻辑的现场可编程逻辑器件(FPGA)和复杂可编程逻辑器件(CPLD).本设计介绍了用FPGA 实现内部带FIFO的五路异步串行通信.设计中采用VHDL语言描述,使用Xilinx公司的Spartan-II系列的FPGA芯片.     

NOVEL HIGH-SPEED FPGA-BASED FFT PROCESSOR

A novel architecture for computing the fast Fourier transform ( FFT ) on programmable devices is presented.To improve the system operation speed , a hybrid parallel FFT algorithm is used.Results indicate that the use of an 8×8parallel structure for realizing the 64-point FFT leads to a 8times higher processing speed compared with its counterparts employing other series of techniques.     

冲压加速器燃烧流场的数值模拟

本文利用ＥＮＮ格式,通过求解包含非平衡效应的完全Ｎ－Ｓ方程,数值模拟了超声速燃烧流动中很有兴趣的Ｈ２／Ａｉｒ斜爆轰波冲压加速器的绕流。     

数字正交变换的FPGA实现

文章采用VHDL语言与原理图输入相结合的方法,运用ALTERA公司STRATIX系列FPGA器件,实现了Rader正交变换算法,并用QuartusⅡ和Matlab软件对设计进行了联合仿真,然后将设计下载到FPGA开发板上进行了硬件验证。